一种时钟产生电路及射频芯片制造技术

本发明专利技术公开了一种时钟产生电路及射频芯片。该电路包括奇数个反相单元和奇数个充电时间调节单元；上一个反相单元的输出端与下一个反相单元的控制端连接，最后一个反相单元的输出端与第一个反相单元的控制端连接，每个反相单元的输出端用于在初始充电时间时输出反转电压；每个充电时间调节单元与一个反相单元连接，充电时间调节单元用于根据反相单元的初始充电时间变化反向调节反相单元的充电时间。当温度升高时，时钟电路的输出频率升高，此时充电时间调节单元的充电时间随温度升高而增加；当温度降低时，时钟电路的输出频率降低，而充电时间调节单元的充电时间随温度降低而减少，通过反向调节反相单元的充电时间实现减小时钟电路输出频率的偏差。钟电路输出频率的偏差。钟电路输出频率的偏差。

【技术实现步骤摘要】
一种时钟产生电路及射频芯片


[0001]本专利技术涉及射频识别
，尤其涉及一种时钟产生电路及射频芯片。

技术介绍

[0002]在射频识别(Radio Frequency Identification,RFID)芯片中，时钟电路的温度特性非常重要，由于协议对于返回数据率(Backscatter Link Frequency，BLF)的规定，在40KHz低速率通讯时频率偏差要求最高，因此为了使RFID产品的温度适应性更广泛，对时钟电路输出的温度要求也更高，通常做法是将给时钟的参考电流调整为负温度系数电流，来缓解MOS管阈值随温度升高而减小使时钟频率变快的问题，但一般参考电流或参考电压产生电路，其输出都是以零温度系数作为设计要求来实现的，而且负温度系数参考所消耗的功耗和面积较大，在超低功耗RFID芯片中难以承受。
[0003]现有的技术通常采用带隙基准电路作为参考源，利用三极管基级与发射级间的电压V
BE
的负温度特性产生负温度系数电流，但此种方法由于三极管V
BE
电压的特性使其在低温时需要较高的电源电压才可使带隙基准电路工作正常，会使RFID芯片在低温时的灵敏度下降，且带隙基准要做到纳安电流级别的低功耗要求，需要兆级别的零温度系数电阻，且还有无法省去的三极管的面积，这都是RFID芯片难以接受的。另一种做法为采用RC振荡器，但此种方法采用低功耗的RC振荡器，其电容和电阻会消耗大量的芯片面积。

技术实现思路

[0004]本专利技术提供了一种时钟产生电路及射频芯片，以减小时钟电路输出频率的偏差。
[0005]根据本专利技术的一方面，提供了一种时钟产生电路，包括奇数个反相单元和奇数个充电时间调节单元；
[0006]上一个反相单元的输出端与下一个反相单元的控制端连接，最后一个反相单元的输出端与第一个反相单元的控制端连接，每个反相单元的输出端用于在初始充电时间时输出反转电压，奇数个反相单元的初始充电时间之和为时钟产生电路的半个时钟周期；
[0007]每个充电时间调节单元与一个反相单元连接，充电时间调节单元用于根据反相单元的初始充电时间变化反向调节反相单元的充电时间。
[0008]可选地，充电时间调节单元包括可变电容元件；
[0009]可变电容元件的第一端与反相单元的输出端连接，可变电容元件的第二端与第一电位输入端连接。
[0010]可选地，可变电容元件包括晶体管；
[0011]晶体管的栅极作为可变电容元件的第一端，晶体管的第一极、晶体管的第二极和晶体管的基极作为可变电容元件的第二端。
[0012]可选地，晶体管为N型晶体管。
[0013]可选地，还包括频率校准电路；频率校准电路与反相单元的输入端连接，频率校准电路用于配置不同的电流至反相单元的输入端。
[0014]可选地，频率校准电路包括电流档位调节模块和电流匹配模块；
[0015]电流匹配模块用于匹配输入电流至电流档位调节模块，电流档位调节模块与电流匹配模块连接，反相单元的输入端与电流档位调节模块连接，电流档位调节模块用于根据档位信号输出档位电流至反相单元的输入端；其中，档位电流与输入电流成比例。
[0016]可选地，反相单元包括第一P型晶体管和第二N型晶体管；第一P型晶体管的第一极作为反相单元的输入端，第一P型晶体管的第二极与第二N型晶体管的第一极连接作为反相单元的输出端，第一P型晶体管的栅极与第二N型晶体管的栅极连接作为反相单元的控制端；
[0017]第二N型晶体管的第二极连接固定电位端。
[0018]可选地，第一P型晶体管和第二N型晶体管的沟道宽长比相等。
[0019]可选地，第一P型晶体管的沟道宽长比小于1，第二N型晶体管的沟道宽长比小于1。
[0020]可选地，充电时间调节单元包括晶体管时，晶体管的沟道宽度和沟道长度小于第一P型晶体管的沟道宽度和沟道长度，晶体管的沟道宽度和沟道长度小于第二N型晶体管的沟道宽度和沟道长度。
[0021]根据本专利技术的另一方面，提供了一种射频芯片，包括如第一方面所述的时钟产生电路。
[0022]本专利技术实施例的技术方案，通过增加充电时间调节单元，且设置充电时间调节单元根据反相单元的初始充电时间变化反向调节反相单元的充电时间，当温度升高时，反相单元反转电压降低，反相单元反转速度变快，时钟周期变短，时钟电路的输出频率升高，此时充电时间调节单元的充电时间随温度升高而增加，可以缓解输出频率的升高；反之，当温度降低时，反相单元反转电压升高，时钟电路的输出频率降低，而充电时间调节单元的充电时间随温度降低而减少，可以缓解输出频率的降低，从而实现减小时钟电路输出频率的偏差。
[0023]应当理解，本部分所描述的内容并非旨在标识本专利技术的实施例的关键或重要特征，也不用于限制本专利技术的范围。本专利技术的其它特征将通过以下的说明书而变得容易理解。
附图说明
[0024]为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0025]图1是本专利技术实施例提供的一种时钟产生电路的结构示意图；
[0026]图2为本专利技术实施例提供的另一种时钟产生电路的结构示意图；
[0027]图3为本专利技术实施例提供的又一种时钟产生电路的结构示意图；
[0028]图4为本专利技术实施例提供的又一种时钟产生电路的结构示意图。
具体实施方式
[0029]为了使本
的人员更好地理解本专利技术方案，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是
本专利技术一部分的实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本专利技术保护的范围。
[0030]需要说明的是，本专利技术的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本专利技术的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
[0031]本专利技术实施例提供了一种时钟产生电路，图1是本专利技术实施例提供的一种时钟产生电路的结构示意图。参见图1，该电路包括：奇数个反相单元1和奇数个充电时间调节单元2；
[0032]上一个反相单元1的输出端与下一个反相单元1的控制端连接，最后一个反相单元1的输出端与第一个反相单元1的控制端连接，每个反本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种时钟产生电路，其特征在于，包括奇数个反相单元和奇数个充电时间调节单元；上一个所述反相单元的输出端与下一个所述反相单元的控制端连接，最后一个所述反相单元的输出端与第一个所述反相单元的控制端连接，每个所述反相单元的输出端用于在初始充电时间时输出反转电压，奇数个所述反相单元的初始充电时间之和为时钟产生电路的半个时钟周期；每个所述充电时间调节单元与一个所述反相单元连接，所述充电时间调节单元用于根据所述反相单元的初始充电时间变化反向调节所述反相单元的充电时间。2.根据权利要求1所述的时钟产生电路，其特征在于，所述充电时间调节单元包括可变电容元件；所述可变电容元件的第一端与所述反相单元的输出端连接，所述可变电容元件的第二端与第一电位输入端连接。3.根据权利要求2所述的时钟产生电路，其特征在于，所述可变电容元件包括晶体管；所述晶体管的栅极作为所述可变电容元件的第一端，所述晶体管的第一极、所述晶体管的第二极和所述晶体管的基极作为所述可变电容元件的第二端。4.根据权利要求3所述的时钟产生电路，其特征在于，所述晶体管为N型晶体管。5.根据权利要求1所述的时钟产生电路，其特征在于，还包括频率校准电路；所述频率校准电路与所述反相单元的输入端连接，所述频率校准电路用于配置不同的电流至所述反相单元的输入端。6.根据权利要求5所述的时钟产生电路，其特征在于，所述频率校准电路包括电流档位调节模块和电流匹配模块；所述电流匹配模块用于...

【专利技术属性】
技术研发人员：王涵阳，陈罗德，沈仲汉，
申请(专利权)人：上海坤锐电子科技有限公司，
类型：发明
国别省市：