运算指令处理方法及系统、主处理器和协处理器技术方案

运算处理方法及系统、主处理器和协处理器，所述方法包括：主处理器首先获取待处理的运算指令，并判断所述运算指令是否为协处理器运算指令；当确定所述运算指令为协处理器运算指令时，所述主处理器将所述运算指令发送至协处理器，以使得所述协处理器执行所述运算指令，并获取所述协处理器发送的所述运算指令的执行结果。上述的方案，通过将协处理器运算指令发送至协处理器执行，以减少处理器的取指次数，提高主处理器的执行效率。提高主处理器的执行效率。提高主处理器的执行效率。

【技术实现步骤摘要】
运算指令处理方法及系统、主处理器和协处理器


[0001]本专利技术涉及集成电路领域，尤其涉及一种运算指令处理方法及系统、主处理器和协处理器。

技术介绍

[0002]处理器作为计算机系统的运算和控制核心，是信息处理、程序运行的最终执行单元。处理器出现于大规模集成电路时代，处理器架构设计的迭代更新以及集成电路工艺的不断提升促使其不断发展完善。从最初专用于数学计算到广泛应用于通用计算，从4位到8位、16位、32位处理器，最后到64位处理器，从各厂商互不兼容到不同指令集架构规范的出现，处理器自诞生以来一直在飞速发展。
[0003]现代处理器一般采用流水线技术并行处理指令，以加速指令处理效率。其中，处理器处理的指令包括分支指令、逻辑运算指令、访存指令等。
[0004]但是，现有的处理器在执行逻辑运算指令时，存在着效率低下的问题。

技术实现思路

[0005]本专利技术解决的问题是提供一种运算指令处理方法及系统、主处理器和协处理器，以提高运算处理的速度。
[0006]为解决上述问题，本专利技术提供了一种运算处理方法，所述运算处理方法包括：
[0007]获取待处理的运算指令；
[0008]判断所述运算指令是否为协处理器运算指令；
[0009]当确定所述运算指令为协处理器运算指令时，将所述运算指令发送至协处理器，以使得所述协处理器执行所述运算指令；
[0010]获取所述协处理器发送的所述运算指令的执行结果。
[0011]可选地，所述协处理器运算指令为乘幂运算指令。
[0012]可选地，所述乘幂运算指令包括逻辑运算符字段；其中，所述逻辑运算符字段用于指示乘幂逻辑运算的信息；
[0013]所述判断所述运算指令是否为乘幂运算指令，包括：
[0014]对所述运算指令进行解析，获取对应的逻辑运算符字段的信息；
[0015]当确定解析获取的逻辑运算符字段为预设数值时，确定所述运算指令为乘幂运算指令。
[0016]可选地，当确定所述运算指令非为协处理器运算指令时，还包括：
[0017]执行所述运算指令，获取所述运算指令的执行结果。
[0018]相应地，本专利技术实施例还提供了一种运算指令处理方法，包括：
[0019]获取主处理器发送的协处理器运算指令；
[0020]执行所述协处理器运算指令，获取对应的执行结果；
[0021]将所述协处理器运算指令的执行结果发送至所述主处理器。
[0022]可选地，所述协处理器运算指令为乘幂运算指令。
[0023]可选地，所述乘幂运算指令包括指令位字段、逻辑运算符字段、底数寄存器字段、指数寄存器字段和目的寄存器字段；其中，所述指令位字段用于指示所述运算指令的指令类型的信息，所述逻辑运算符字段用于指示乘幂逻辑运算的信息，所述底数寄存器字段用于指示存储所述乘幂运算的底数寄存器地址的信息、所述指数寄存器字段用于指示存储所述乘幂运算的指数寄存器地址的信息，所述目的寄存器字段用于指示存储所述乘幂运算的结果的地址的信息；
[0024]执行所述运算指令的步骤包括：
[0025]对所述运算指令进行解析，获取对应的指令位字段、逻辑运算符字段、底数寄存器字段、指数寄存器字段和目的寄存器字段的信息；
[0026]分别从所述底数寄存器字段和指数寄存器字段中获取底数寄存器和指数寄存器的地址信息，并分别从所述底数寄存器地址和指数寄存器地址处读取对应的底数和指数的信息；
[0027]根据所获取的指令位字段和逻辑运算符字段的信息及所读取的底数和实数的信息执行相应的乘幂运算，获取对应的执行结果。
[0028]相应地，本专利技术实施例还提供了一种主处理器，包括：
[0029]第一获取单元，适于获取待处理的运算指令；
[0030]判断单元，适于判断所述运算指令是否为协处理器运算指令；
[0031]发送单元，适于当确定所述运算指令为协处理器运算指令时，将所述运算指令发送至协处理器，以使得所述协处理器执行所述运算指令；
[0032]第二获取单元，适于获取所述协处理器发送的所述运算指令的执行结果。
[0033]相应地，本专利技术实施例还提供了一种协处理器，包括：
[0034]第三获取单元，适于获取主处理器发送的协处理器运算指令；
[0035]执行单元，适于执行所述协处理器运算指令，获取对应的执行结果；
[0036]第二发送单元，适于将所述协处理器运算指令的执行结果发送至所述主处理器。
[0037]相应地，本专利技术实施例还提供了一种运算指令处理系统，包括：
[0038]如上述所述的主处理器；
[0039]如上述所述的协处理器。
[0040]与现有技术相比，本专利技术的技术方案具有以下优点：
[0041]本专利技术实施例中的运算处理方法，主处理器首先获取待处理的运算指令，并判断所述运算指令是否为协处理器运算指令；当确定所述运算指令为协处理器运算指令时，所述主处理器将所述运算指令发送至协处理器，以使得所述协处理器执行所述运算指令，并获取所述协处理器发送的所述运算指令的执行结果。将协处理器运算指令发送至协处理器执行，可以减少主处理器的取指次数，减少所需要的存储器读写时间，提高处理器的执行效率。
附图说明
[0042]图1为本专利技术实施例中的一种运算指令处理系统的结构示意图；
[0043]图2为本专利技术实施例中的一种运算指令处理方法的流程示意图；
[0044]图3为本专利技术实施例中的一种乘幂运算指令的格式示意图；
[0045]图4为本专利技术实施例中的RISC
‑
V计算机指令中的操作数字段的数值设置表；
[0046]图5为本专利技术实施例中的一种协处理器中的执行单元的结构示意图；
[0047]图6为本专利技术实施例中的一种乘幂逻辑运算单元的结构示意图。
具体实施方式
[0048]由
技术介绍
可知，现有的运算指令处理方法存在着效率低下的问题。
[0049]现代处理器一般采用流水线技术并行执行计算机指令，以加速计算机指令的处理效率。其中，处理器处理的指令包括分支指令、逻辑运算指令和访存指令等。
[0050]在处理逻辑运算指令的过程中，存储器的读写时间是影响处理器性能的原因之一；如果处理器执行后续指令需要依赖于逻辑运算指令的执行结果，那么读写存储器的时间较长，将会使得流水线存在较长时间的停顿，从而导致处理器的性能损失。
[0051]对于乘幂运算指令，现有的处理器通常采用自乘的方式完成。例如，对于乘幂运算y＝x
n
，其指令代码为：
[0052][0053]上述的指令代码具体的实现步骤具体包括：
[0054]步骤(1)：将底数x存放至寄存器t0；
[0055]步骤(2)：将指数n存放至寄存器t1；
[0056]步骤(3)：将0x1存放至寄存器t2；
[0057]步骤(4)：编写一个本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种运算指令处理方法，其特征在于，包括：获取待处理的运算指令；判断所述运算指令是否为协处理器运算指令；当确定所述运算指令为协处理器运算指令时，将所述运算指令发送至协处理器，以使得所述协处理器执行所述运算指令；获取所述协处理器发送的所述运算指令的执行结果。2.根据权利要求1所述的运算指令处理方法，其特征在于，所述协处理器运算指令为乘幂运算指令。3.根据权利要求2所述的运算指令处理方法，其特征在于，所述乘幂运算指令包括逻辑运算符字段；其中，所述逻辑运算符字段用于指示乘幂逻辑运算的信息；所述判断所述运算指令是否为乘幂运算指令，包括：对所述运算指令进行解析，获取对应的逻辑运算符字段的信息；当确定解析获取的逻辑运算符字段为预设数值时，确定所述运算指令为乘幂运算指令。4.根据权利要求1所述的运算指令处理方法，其特征在于，当确定所述运算指令非为协处理器运算指令时，还包括：执行所述运算指令，获取所述运算指令的执行结果。5.一种运算指令处理方法，其特征在于，包括：获取主处理器发送的协处理器运算指令；执行所述协处理器运算指令，获取对应的执行结果；将所述协处理器运算指令的执行结果发送至所述主处理器。6.根据权利要求5所述的运算指令处理方法，其特征在于，所述协处理器运算指令为乘幂运算指令。7.根据权利要求6所述的运算指令处理方法，其特征在于，所述乘幂运算指令包括指令位字段、逻辑运算符字段、底数寄存器字段、指数寄存器字段和目的寄存器字段；其中，所述指令位字段用于指示所述运算指令的指令类型的信息，所述逻辑...

【专利技术属性】
技术研发人员：陈东坡，袁博浒，董卫民，
申请(专利权)人：广东跃昉科技有限公司，
类型：发明
国别省市：