用于FPGA的多通道纳秒级时间同步装置及使用方法制造方法及图纸

本发明专利技术公开了一种用于FPGA的多通道纳秒级时间同步装置及使用方法，所述同步装置包括：GPS/BD接收模块、高精度时钟晶振模块、时间解析模块、守时模块、时钟倍频模块、纳秒级时间戳生成模块；所述GPS/BD接收模块接收GPS/BD数据，通过串口传输给时间解析模块进行解析，解析出的时间作为时间基准传输给守时模块；高精度晶振模块与时钟倍频模块相连，高精度晶振模块产生125Mhz的时钟，经时钟倍频模块后得到1Ghz的高速时钟；守时模块实现所述校准后的时间信息与秒脉冲PPS信号的同步；所述纳秒级时间戳生成模块获取所述守时模块传输的1GHz时钟信号、同步后的校准后的时间信息与秒脉冲PPS信号，生成时间戳。本发明专利技术的同步装置的时间分辨率可达纳秒级。分辨率可达纳秒级。分辨率可达纳秒级。

【技术实现步骤摘要】
用于FPGA的多通道纳秒级时间同步装置及使用方法


[0001]本专利技术涉及自动化
，具体涉及一种用于FPGA的多通道纳秒级时间同步装置及使用方法。

技术介绍

[0002]时间管理同步是自动化
的非常重要的功能，随着自动化测试设备使用的场景越来越复杂，对时间精度的要求越来越高。
[0003]现有技术的方案是每一个设备的硬件板卡上都集成GPS/BD(全球定位系统/北斗系统)接收设备和高精度晶振，通过软件解析GPS/BD数据，获取时间戳，增加了成本。但存在应用同步时钟管理不足、精度低以及成本高的问题。

技术实现思路

[0004]有鉴于此，本专利技术提供了一种用于FPGA的多通道纳秒级时间同步装置及使用方法，能够解决现有技术同步时钟管理不足、精度低及成本高的问题。
[0005]为了解决上述技术问题，本专利技术是这样实现的。
[0006]一种用于FPGA的多通道纳秒级时间同步装置，所述时间同步装置包括GPS/BD接收模块、高精度时钟晶振模块、时间解析模块、守时模块、时钟倍频模块、纳秒级时间戳生成模块；本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于FPGA的多通道纳秒级时间同步装置，其特征在于，所述时间同步装置包括GPS/BD接收模块、高精度时钟晶振模块、时间解析模块、守时模块、时钟倍频模块、纳秒级时间戳生成模块；所述时间解析模块、守时模块、时钟倍频模块、纳秒级时间戳生成模块内接于FPGA中；其中，所述GPS/BD接收模块接收GPS/BD数据，通过串口传输给时间解析模块进行解析，解析出的时间作为时间基准传输给守时模块；高精度晶振模块与时钟倍频模块相连，高精度晶振模块产生125Mhz的时钟，经时钟倍频模块后得到1Ghz的高速时钟；守时模块使用所述1GHz的高速时钟采集来自所述GPS/BD接收模块的秒脉冲PPS信号，实现所述校准后的时间信息与秒脉冲PPS信号的同步；所述纳秒级时间戳生成模块获取所述守时模块传输的1GHz时钟信号、同步后的校准后的时间信息与秒脉冲PPS信号，产生时间戳所需的整数秒和小数秒，基于所述整数秒和小数秒生成时间戳。2.如权利要求1所述的装置，其特征在于，所述时间解析模块用于解析FPGA外部的GPS/BD接收模块发送的GPS/BD数据，获取所述GPS/BD数据中的时间信息；在所述时间信息为有效时间信息时，对所述时间信息进行校准，将校准后的时间信息作为时间基准发送给所述守时模块。3.如权利要求2所述的装置，其特征在于，所述守时模块用于获取所述秒脉冲PPS信号的上升沿，在秒脉冲PPS信号的上升沿读入时间解析模块生成的校准后的时间信息，同时获取秒脉冲PPS信号，使所述校准后的时间信息与秒脉冲PPS信号同步。4.如权利要求3所述的装置，其特征在于，当所述守时模块接收到正确的秒脉冲PPS信号时，在秒脉冲PPS信号的上升沿使所述校准后的时间信息与秒脉冲PPS信号同步；当所述守时模块接收不到正确的秒脉冲PPS信号时，使用所述时钟倍频模块生成的1GHz时钟信号守时，并生成对应的第二秒脉冲PPS信号，直至能够接收到正确的秒脉冲PPS信号时再进行所述校准后的时间信息与秒脉冲PPS信号的同步。5.如权利要求1所述的装置，其特征在于，所述纳秒级时间戳生成模块使用所述守时模块传输的1GHz时钟信号、同步后的所述校准后的时间信息与秒脉冲PPS信号生成整数秒和小数秒；整数秒是在所述校准后的时间信息的基础...

【专利技术属性】
技术研发人员：郭照峰，贾凡，朱瓅，王鹏，贾晓晓，解梦迪，
申请(专利权)人：北京航天测控技术有限公司，
类型：发明
国别省市：