一种神经网络处理器的时间成本计算方法、系统及可读存储介质技术方案

本发明专利技术涉及一种神经网络处理器的时间成本计算方法、系统及可读存储介质，基于行为级模拟器，计算搬运单元的执行时间，及，矢量计算单元的执行时间；所述计算搬运单元的执行时间包括：搬运单元执行搬运时间，搬运单元更新时间，搬运单元发出解除等待指令时间；所述矢量计算单元的执行时间包括：矢量计算单元执行计算时间，矢量计算单元更新时间，矢量计算单元发出解除等待指令时间；其中，所述计算搬运单元的执行时间与计算所述矢量计算单元的执行时间为并行执行。芯片设计阶段利用行为级模拟器获得指令与真实芯片上的执行时间相同的时间成本，获得了准确的性能数据，为芯片架构优化提供数据基础。化提供数据基础。化提供数据基础。

【技术实现步骤摘要】
一种神经网络处理器的时间成本计算方法、系统及可读存储介质


[0001]本专利技术涉及模拟器领域，具体涉及一种神经网络处理器的时间成本计算方法、系统及可读存储介质。

技术介绍

[0002]构架编译器的框架系统在神经网络处理器的矢量单元上的性能数据是指导性能调优的关键。芯片设计师基于性能数据暴露的架构缺陷进行架构调优，使得构架编译器的框架系统具有更高效的处理能力。然而，在成品芯片上采集获得的神经网络处理器的矢量单元上的性能数据存在滞后性，无法指导芯片设计阶段对架构的优化。在设计阶段，即没有成品芯片的情况下针对复杂的神经网络处理器的矢量单元的工作流程进行模拟，并获得准确的神经网络处理器的矢量单元性能数据，尤其是性能数据中的时间成本，是制约神经网络处理器架构设计性能优化的关键因素。

技术实现思路

[0003]为解决现有技术难以针对神经网络处理器的矢量单元复杂工作流程获得准确的性能数据的技术问题，本专利技术提出一种神经网络处理器的时间成本计算方法、系统和可读存储介质，实现在芯片设计阶段获取准确的性能数据以指导芯片架构优化的效果。
[0004]本专利技术提供一种神经网络处理器的时间成本计算方法，所述神经网络处理器的时间成本计算方法基于行为级模拟器，计算搬运单元的执行时间，及，矢量计算单元的执行时间；
[0005]所述计算搬运单元的执行时间包括：搬运单元执行搬运时间，搬运单元更新时间，搬运单元发出解除等待指令时间；
[0006]所述矢量计算单元的执行时间包括：矢量计算单元执行计算时间，矢量计算单元更新时间，矢量计算单元发出解除等待指令时间；
[0007]其中，所述计算搬运单元的执行时间与计算所述矢量计算单元的执行时间为并行执行。
[0008]优选的，基于所述搬运单元处于执行搬运状态计算所述搬运单元执行搬运时间，所述搬运单元处于执行搬运状态的时间成本计算包括：将搬运单元执行当前搬运所需的周期数推送至用于保存搬运完成时刻点的缓存的末尾，作为当前搬运的结束时刻。
[0009]优选的，基于所述搬运单元处于更新状态计算所述搬运单元更新时间，所述搬运单元处于更新状态为：
[0010]所述搬运单元未开始搬运或搬运完成，且，所述搬运单元当前没有搬运指令配置，且所述搬运单元至少已完成一次搬运；
[0011]或，所述搬运单元收到来自所述矢量计算单元或来自与所述搬运单元搬运数据相反方向的其他搬运单元发出的解除等待指令。
[0012]优选的，所述搬运单元处于更新状态的时间成本计算包括：更新用于保存搬运完成时刻点的缓存的头部的值至用于统计搬运执行时间的寄存器，并删除用于保存搬运完成时刻点的缓存的头部的值。
[0013]优选的，基于所述搬运单元处于发出解除等待指令状态计算所述搬运单元发出解除等待指令状态时间，所述搬运单元处于发出解除等待指令状态的时间成本计算包括：保存所述搬运单元发出解除等待指令的真实周期数至用于存储所述执行单元握手所需数据的缓存。
[0014]优选的，基于所述矢量计算单元处于更新状态计算所述矢量计算单元更新时间，所述矢量计算单元处于更新状态的时间成本计算包括：将用于存储矢量计算单元与搬运单元握手所需数据的缓存中的数据，更新至用于统计执行时间的寄存器。
[0015]优选的，基于所述矢量计算单元处于解除等待指令状态计算所述矢量计算单元发出解除等待指令时间，所述矢量计算单元处于发出解除等待指令状态的时间成本计算包括：
[0016]当在矢量计算单元的流水线解析获得当前指令为发出解除等待指令，记录当前时刻的用于统计执行时间的寄存器的值。
[0017]优选的，所述搬运单元包括将芯片外数据搬运到芯片内存储的指令，及将芯片内的存储数据搬运到芯片外的指令。
[0018]本专利技术还提供一种神经网络处理器的时间成本计算系统，包括：
[0019]行为级模拟器，
[0020]用于计算搬运单元的执行时间的第一时间成本计算单元，
[0021]用于计算矢量计算单元的执行时间的第二时间成本计算单元；
[0022]所述第一时间成本计算单元被配置为执行计算搬运单元执行搬运时间，搬运单元更新时间，搬运单元发出解除等待指令时间；
[0023]所述第二时间成本计算单元被配置为执行计算矢量计算单元执行计算时间，矢量计算单元更新时间，矢量计算单元发出解除等待指令时间；
[0024]其中，所述第一时间成本计算单元和所述第二时间成本计算单元为并行执行。
[0025]本专利技术还提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现如前述的方法。
[0026]本专利技术实施方式相对于现有技术而言，本专利技术提供的神经网络处理器的时间成本计算方法、系统和可读存储介质，利用行为级模拟器，在芯片设计阶段就并行执行多个指令，以分别计算不同指令类型的指令的执行时间，在行为级模拟器上就获得准确的、与对应指令在芯片上执行时间相同的时间成本，实现了在芯片设计阶段准确获得芯片性能参数，以为芯片设计师在设计阶段基于以时间成本为主的性能数据暴露的架构缺陷进行架构调优提供数据基础。
[0027]上述说明仅是本专利技术技术方案的概述，为了能够更清楚了解本专利技术的技术手段，而可依照说明书的内容予以实施，并且为了让本专利技术的上述和其它目的、特征和优点能够更明显易懂，以下特举本专利技术的具体实施方式。
附图说明
[0028]一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。
[0029]图1为本专利技术实施例提供的神经网络处理器的时间成本计算方法流程图；
[0030]图2为本专利技术实施例提供的神经网络处理器矢量单元的工作流程图；
[0031]图3为本专利技术实施例提供的数据搬运流程示意图；
[0032]图4为本专利技术实施例提供的矢量计算流程示意图。
具体实施方式
[0033]为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合附图对本专利技术的各实施方式进行详细的阐述。然而，本领域的普通技术人员可以理解，在本专利技术各实施方式中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请所要求保护的技术方案。以下各个实施例的划分是为了描述方便，不应对本专利技术的具体实现方式构成任何限定，各个实施例在不矛盾的前提下可以相互结合相互引用。
[0034]本专利技术的第一实施例提供一种神经网络处理器的时间成本计算方法，请参见图1。
[0035]将神经网络处理器内部的矢量单元对应的指令分为三类：
[0036]矢量计算类指令，如，加(vadd)，减(vsub)，乘(vmul)，移位(vasr/vlsr/vasl/vlsl)，比较(vcmp)，交换(vmovv2v/vmovvacc2v等)及访存类(vld/本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种神经网络处理器的时间成本计算方法，其特征在于，基于行为级模拟器，计算搬运单元的执行时间，及，矢量计算单元的执行时间；所述计算搬运单元的执行时间包括：搬运单元执行搬运时间，搬运单元更新时间，搬运单元发出解除等待指令时间；所述矢量计算单元的执行时间包括：矢量计算单元执行计算时间，矢量计算单元更新时间，矢量计算单元发出解除等待指令时间；其中，所述计算搬运单元的执行时间与计算所述矢量计算单元的执行时间为并行执行。2.根据权利要求1所述的神经网络处理器的时间成本计算方法，其特征在于，基于所述搬运单元处于执行搬运状态计算所述搬运单元执行搬运时间，所述搬运单元处于执行搬运状态的时间成本计算包括：将搬运单元执行当前搬运所需的周期数推送至用于保存搬运完成时刻点的缓存的末尾，作为当前搬运的结束时刻。3.根据权利要求1所述的神经网络处理器的时间成本计算方法，其特征在于，基于所述搬运单元处于更新状态计算所述搬运单元更新时间，所述搬运单元处于更新状态为：所述搬运单元未开始搬运或搬运完成，且，所述搬运单元当前没有搬运指令配置，且所述搬运单元至少已完成一次搬运；或，所述搬运单元收到来自所述矢量计算单元或来自与所述搬运单元搬运数据相反方向的其他搬运单元发出的解除等待指令。4.根据权利要求3所述的神经网络处理器的时间成本计算方法，其特征在于，所述搬运单元处于更新状态的时间成本计算包括：更新用于保存搬运完成时刻点的缓存的头部的值至用于统计搬运执行时间的寄存器，并删除用于保存搬运完成时刻点的缓存的头部的值。5.根据权利要求1所述的神经网络处理器的时间成本计算方法，其特征在于，基于所述搬运单元处于发出解除等待指令状态计算所述搬运单元发出解除等待指令状态时间，所述搬运单元处于发出解除等待指令状态的时间成本计算包括：保存所述搬运单...

【专利技术属性】
技术研发人员：王东，
申请(专利权)人：深圳云天励飞技术股份有限公司，
类型：发明
国别省市：