一种GOA单元、电路及其驱动方法、显示装置制造方法及图纸

本申请公开了一种GOA单元、电路及其驱动方法、显示装置，包括第一电容器以及多个模块，所述多个模块包括上拉模块、第一复位模块、输出模块、反相模块、下拉驱动模块、降噪模块，其中，所述降噪模块连接所述下拉节点、降噪输入端、上拉节点，用于在所述下拉节点的控制下将所述降噪输入端的电压输入至所述上拉节点。通过在上拉节点增加降噪模块使得在充电阶段，下拉节点不进行竞争，转而促进上拉节点充电，提高上拉节点充电效果；在复位阶段，还可以通过降噪模块实现对上拉节点的辅助放电，提高上拉节点放电效果，进而大幅提升GOA长期稳定性，进而提高显示效果。而提高显示效果。而提高显示效果。

【技术实现步骤摘要】
一种GOA单元、电路及其驱动方法、显示装置


[0001]本申请一般涉及显示
，具体涉及一种GOA单元、电路及其驱动方法、显示装置。

技术介绍

[0002]随着显示行业的发展，窄边框的显示装置越来越受欢迎，为了实现窄边框的显示基板，通常采用GOA(Gate Driver on Array，阵列基板行驱动)单元代替原本的栅极驱动芯片。
[0003]现有的GOA设计中一般采用反相器实现PU(Pull Up，上拉)节点的上拉和PD(Pull Down，下拉)节点的下拉。PU充电阶段(INPUT阶段)存在因PD竞争而被PD拉低而充电失败的风险，影响GOA充电。此外，在PU充电及保持阶段，存在漏电路径，使PU电位不足，同样容易导致GOA异常无输出，影响正常显示。

技术实现思路

[0004]鉴于现有技术中的上述缺陷或不足，期望提供一种GOA单元、电路及其驱动方法、显示装置，可以有效改善GOA充电效果，大幅提升GOA长期稳定性。
[0005]第一方面，本申请提供了一种GOA单元，包括第一电容器以及多个模块，所述多个模块包括上拉模块、第一复位模块、输出模块、反相模块、下拉驱动模块、降噪模块，其中，
[0006]所述第一电容器的第一端连接上拉节点，所述第一电容器的第二端连接信号输出端；
[0007]所述上拉模块连接所述上拉节点、第一电压端、信号输入端，用于在所述信号输入端的控制下将所述第一电压端的电压输入至上拉节点；
[0008]所述第一复位模块连接第一复位信号端、第二电压端、上拉节点，用于在所述第一复位信号端的控制下将所述第二电压端的电压输入至所述上拉节点；
[0009]所述输出模块连接所述上拉节点、时钟信号端、信号输出端，用于在所述上拉节点的控制下将所述时钟信号端的电压输出至信号输出端；
[0010]所述反相模块连接所述上拉节点和下拉节点，用于在上拉节点的控制下将与所述上拉节点的相位相反的电压输入至所述下拉节点；
[0011]所述下拉驱动模块连接第三电压端、下拉节点、第一电容器的第二端，用于在所述下拉节点的控制下将所述第三电压端的电压输入至第一电容器的第二端；
[0012]所述降噪模块连接所述下拉节点、降噪输入端、上拉节点，用于在所述下拉节点的控制下将所述降噪输入端的电压输入至所述上拉节点。
[0013]可选地，各个所述模块中均包括一个或多个晶体管，其中所述晶体管的源漏极与所述上拉节点连接的模块均采用串联电路，所述串联电路包括与所述晶体管串联的次级晶体管，各个所述串联电路中所述次级晶体管与所述晶体管均在保持节点处串联，所述晶体管的源漏极为第一端或者第二端。
[0014]可选地，还包括第二电容器，所述第二电容器的第一端连接所述保持节点，所述第二电容的第二端连接第二电压端。
[0015]可选地，所述上拉模块包括第一晶体管和与所述第一晶体管串联的第一次晶体管，所述第一晶体管的第一端和第一次晶体管的第二端连接所述保持节点，所述第一晶体管的第二端连接所述上拉节点，所述第一次晶体管的第一端连接第一电压端，所述第一晶体管和第一次晶体管的控制端均连接所述信号输出端；
[0016]所述第一复位模块包括第二晶体管和与所述第二晶体管串联的第二次晶体管，所述第二晶体管的第一端连接所述上拉节点，所述第二晶体管的第二端和第二次晶体管的第一端连接所述保持节点，所述第二次晶体管的第二端连接第二电压端，所述第二晶体管和第二次晶体管的控制端均连接所述第一复位信号端；
[0017]所述输出模块包括第三晶体管，所述第三晶体管的第一端连接时钟信号端，所述第三晶体管的第二端连接所述信号输出端，所述第三晶体管的控制端连接上拉节点；
[0018]所述下拉驱动模块包括第四晶体管，所述第四晶体管的第一端连接第一电容器的第二端，所述第四晶体管的第二端连接第三电压端，所述第四晶体管的控制端连接下拉节点；
[0019]所述降噪模块包括第五晶体管和与所述第五晶体管串联的第五次晶体管，所述第五晶体管的第一端连接所述上拉节点，所述第五晶体管的第二端和第五次晶体管的第一端连接所述保持节点，所述第五次晶体管的第二端连接降噪输入端，所述第五晶体管和第五次晶体管的控制端均连接所述下拉节点。
[0020]可选地，还包括第二复位模块，所述第二复位模块连接第三电压端、上拉节点、第二复位信号端，用于在所述第二复位信号端的控制下将所述第三电压端的电压输入至所述上拉节点；其中，
[0021]所述第二复位模块包括第六晶体管和与所述第六晶体管串联的第六次晶体管，所述第六晶体管的第一端连接所述上拉节点，所述第六晶体管的第二端和第六次晶体管的第一端连接所述保持节点，所述第六次晶体管的第二端连接第三电压端，所述第六晶体管和第六次晶体管的控制端均连接所述第二复位信号端。
[0022]可选地，所述降噪输入端的信号与所述第二电压端、第三电压端、信号输入端中的一种信号相同。
[0023]可选地，还包括第一保持模块，所述第一保持模块连接第一节点、第二节点、上拉节点，用于在所述上拉节点的控制下将所述第一节点的电压输入至第二节点，其中，所述上拉模块的晶体管和次晶体管与第一复位模块的晶体管和次晶体管均在第一节点处串联，所述降噪模块的晶体管和次晶体管在第二节点处串联，所述第二电容器的第一端连接第一节点或第二节点。
[0024]可选地，所述第一保持模块包括第七晶体管，所述第七晶体管的第一端连接的第二节点，所述第七晶体管的第二端连接第一节点，所述第七晶体管的控制端连接上拉节点；其中，
[0025]所述第一晶体管的第一端和第一次晶体管的第二端、所述第二晶体管的第二端和第二次晶体管的第一端连接所述第一节点；所述第五晶体管的第二端和第五次晶体管的第一端连接所述第二节点。
[0026]可选地，还包括第三电容器和第二保持模块，所述第二保持模块连接所述第一节点、第二节点、信号输入端，用于在所述上拉节点的控制下将所述第一节点的电压输入至第二节点，其中，所述上拉模块的晶体管和次晶体管与第一复位模块的晶体管和次晶体管均在第一节点处串联，所述降噪模块的晶体管和次晶体管在第二节点处串联，所述第二电容器的第一端连接所述第一节点，所述第三电容器的第一端连接所述第二节点，所述第三电容的第二端连接第三电压端。
[0027]可选地，所述第二保持模块包括第八晶体管，所述第八晶体管的第一端连接第二节点，所述第八晶体管的第二端连接第一节点，所述第八晶体管的控制端连接所述信号输入端，其中，
[0028]所述第一晶体管的第一端和第一次晶体管的第二端、所述第二晶体管的第二端和第二次晶体管的第一端连接所述第一节点；所述第五晶体管的第二端和第五次晶体管的第一端连接所述第二节点。
[0029]可选地，还包括第三保持模块，所述第三保持模块连接所述保持节点、第四电压端、上拉节点，用于在所述上拉节点的控制下将所述第四电压端的电压输入至所述保持节点。
[0030]可选地，所述第三保持模块包括第九晶体管本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种GOA单元，其特征在于，包括第一电容器以及多个模块，所述多个模块包括上拉模块、第一复位模块、输出模块、反相模块、下拉驱动模块、降噪模块，其中，所述第一电容器的第一端连接上拉节点，所述第一电容器的第二端连接信号输出端；所述上拉模块连接所述上拉节点、第一电压端、信号输入端，用于在所述信号输入端的控制下将所述第一电压端的电压输入至上拉节点；所述第一复位模块连接第一复位信号端、第二电压端、上拉节点，用于在所述第一复位信号端的控制下将所述第二电压端的电压输入至所述上拉节点；所述输出模块连接所述上拉节点、时钟信号端、信号输出端，用于在所述上拉节点的控制下将所述时钟信号端的电压输出至信号输出端；所述反相模块连接所述上拉节点和下拉节点，用于在上拉节点的控制下将与所述上拉节点的相位相反的电压输入至所述下拉节点；所述下拉驱动模块连接第三电压端、下拉节点、第一电容器的第二端，用于在所述下拉节点的控制下将所述第三电压端的电压输入至第一电容器的第二端；所述降噪模块连接所述下拉节点、降噪输入端、上拉节点，用于在所述下拉节点的控制下将所述降噪输入端的电压输入至所述上拉节点。2.根据权利要求1所述的GOA单元，其特征在于，各个所述模块中均包括一个或多个晶体管，其中所述晶体管的源漏极与所述上拉节点连接的模块均采用串联电路，所述串联电路包括与所述晶体管串联的次级晶体管，各个所述串联电路中所述次级晶体管与所述晶体管均在保持节点处串联，所述晶体管的源漏极为第一端或者第二端。3.根据权利要求2所述的GOA单元，其特征在于，还包括第二电容器，所述第二电容器的第一端连接所述保持节点，所述第二电容的第二端连接第二电压端。4.根据权利要求3所述的GOA单元，其特征在于，所述上拉模块包括第一晶体管和与所述第一晶体管串联的第一次晶体管，所述第一晶体管的第一端和第一次晶体管的第二端连接所述保持节点，所述第一晶体管的第二端连接所述上拉节点，所述第一次晶体管的第一端连接第一电压端，所述第一晶体管和第一次晶体管的控制端均连接所述信号输出端；所述第一复位模块包括第二晶体管和与所述第二晶体管串联的第二次晶体管，所述第二晶体管的第一端连接所述上拉节点，所述第二晶体管的第二端和第二次晶体管的第一端连接所述保持节点，所述第二次晶体管的第二端连接第二电压端，所述第二晶体管和第二次晶体管的控制端均连接所述第一复位信号端；所述输出模块包括第三晶体管，所述第三晶体管的第一端连接时钟信号端，所述第三晶体管的第二端连接所述信号输出端，所述第三晶体管的控制端连接上拉节点；所述下拉驱动模块包括第四晶体管，所述第四晶体管的第一端连接第一电容器的第二端，所述第四晶体管的第二端连接第三电压端，所述第四晶体管的控制端连接下拉节点；所述降噪模块包括第五晶体管和与所述第五晶体管串联的第五次晶体管，所述第五晶体管的第一端连接所述上拉节点，所述第五晶体管的第二端和第五次晶体管的第一端连接所述保持节点，所述第五次晶体管的第二端连接降噪输入端，所述第五晶体管和第五次晶体管的控制端均连接所述下拉节点。5.根据权利要求2所述的GOA单元，其特征在于，还包括第二复位模块，所述第二复位模块连接第三电压端、上拉节点、第二复位信号端，用于在所述第二复位信号端的控制下将所
述第三电压端的电压输入至所述上拉节点；其中，所述第二复位模块包括第六晶体管和与所述第六晶体管串联的第六次晶体管，所述第六晶体管的第一端连接所述上拉节点，所述第六晶体管的第二端和第六次晶体管的第一端连接所述保持节点，所述第六次晶体管的第二端连接第三电压端，所述第六晶体管和第六次晶体管的控制端均连接所述第二复位信号端。6.根据权利要求2所述的GOA单元，其特征在于，所述降噪输入端的信号与所述第二电压端、第三电压端、信号输入端中的一种信号相同。7.根据权利要求4所述的GOA单...

【专利技术属性】
技术研发人员：王志冲，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：