电流基准电路制造技术

本公开涉及电流基准电路。一种电流基准电路包括主电阻器，所述主电阻器包括：第一力接触端，其在所述主电阻器的第一端部处并且耦合到第一金属氧化物半导体(MOS)组件；第二力接触端，其在所述主电阻器的第二端部处并且耦合到第二MOS组件；第一感测接触端，其耦合到一个双极结晶体管(BJT)；以及第二感测接触端，其在所述第一感测接触件对面相隔所述主电阻器的长度并且耦合到另一双极结晶体管，其中所述第一感测接触端和所述第二感测接触端独立于所述第一力接触端和所述第二力接触端而交换电流基准。流基准。流基准。

【技术实现步骤摘要】
电流基准电路


[0001]本公开大体上涉及电流基准电路，并且更具体地，涉及产生不受多晶硅电阻器的接触件影响的电流基准的电路。

技术介绍

[0002]在多种集成电路中实施基准发生器，这些集成电路在需要准确信号处理的各种电子应用中都很有用。
[0003]常规基准发生器可能会遇到“电阻器接触效应”，其中多晶硅电阻器或“多晶硅电阻器(poly resistor)”的接触件退化可能会对从多晶硅电阻器任一侧的传感器端汲取的DC电流产生影响。这可能会使电阻器的相对电阻发生变化。接触效应可能会降低主电阻器两端的电压带隙的性能，并且导致不希望的带隙寿命漂移和1/f噪声出现。

技术实现思路

[0004]根据本专利技术的一个方面，提供一种电流基准电路，包括：
[0005]主电阻器，其包括：
[0006]第一力接触端，其在所述主电阻器的第一端部处并且耦合到第一金属氧化物半导体(MOS)组件；
[0007]第二力接触端，其在所述主电阻器的第二端部处并且耦合到第二MOS组件；
[0008]第一感测接触端，其耦合到一个双极结晶体管(BJT)；以及
[0009]第二感测接触端，其在所述第一感测接触件对面相隔所述主电阻器的长度并且耦合到另一双极结晶体管，其中所述第一感测接触端和所述第二感测接触端独立于所述第一力接触端和所述第二力接触端而交换电流基准。
[0010]根据本专利技术的一个或多个实施例，电流基准电路另外包括：
[0011]第一多晶硅电阻器，其包括：
[0012]耦合到第一NMOS晶体管的第一力接触端；
[0013]耦合到第二NMOS晶体管的第二力接触端；
[0014]耦合到第一BJT的第一感测接触端；以及
[0015]耦合到第二BJT的第二感测接触端。
[0016]根据本专利技术的一个或多个实施例，所述第二NMOS晶体管耦合在所述第一多晶硅电阻器与第二多晶硅电阻器之间以控制电流回路，使得所述第一NMOS晶体管两端的电流等于所述第二NMOS晶体管两端的电流，并且所述第一多晶硅电阻器两端的电流由所述第一多晶硅电阻器的所述第一感测接触端与所述第二感测接触端之间的长度限定。
[0017]根据本专利技术的一个或多个实施例，所述第二多晶硅电阻器具有耦合到第三BJT的第一感测接触件和耦合到第四BJT的第二接触件，并且其中所述第二多晶硅电阻器两端的电流由所述第二多晶硅电阻器的所述第一感测接触端与所述第二感测接触端之间的长度限定。
[0018]根据本专利技术的一个或多个实施例，电流基准电路另外包括在所述第一感测接触端与所述第二感测接触端之间的控制回路，所述控制回路独立于所述第一力接触端和所述第二力接触端，用于产生所述主电阻器两端的子带隙电压。
[0019]根据本专利技术的一个或多个实施例，所述控制回路包括第一多晶硅电阻器和第二多晶硅电阻器，并且其中所述子带隙电压具有按所述第一多晶硅电阻器的长度与所述第二多晶硅电阻器的长度的比值调节的温度系数。
[0020]根据本专利技术的一个或多个实施例，所述比值不取决于接触效应，并且用所述第三BJT和所述第四BJT感测所述第二多晶硅电阻器。
[0021]根据本专利技术的一个或多个实施例，所述子带隙电压是所述第一BJT 的基极电压与所述第二BJT的基极电压之间的差量电压+一个BJT的基极
‑
发射极电压与另一BJT的基极
‑
发射极电压之间的差量电压+所述第一BJT的所述基极与所述第二BJT的所述基极之间的电压。
[0022]根据本专利技术的一个或多个实施例，流经所述第一多晶硅电阻器和所述第二多晶硅电阻器的电流具有相同的电流值。
[0023]根据本专利技术的一个或多个实施例，由于从所述主电阻器的所述第一感测接触端和所述第二感测接触端汲取的直流电流很少或没有，所述主电阻器两端的电流与1/f噪声和寿命漂移无关，并且与所述第一力接触端和所述第二力接触端不同，电阻接触件对所述第一感测接触端和所述第二感测接触端的影响很小或没有影响。
[0024]根据本专利技术的一个或多个实施例，电流基准电路另外包括经由所述主电阻器从所述第一PMOS晶体管到所述第二MOS组件的源极晶体管的最小供电电压路径。
[0025]根据本专利技术的一个或多个实施例，所述第一感测接触端和所述第二感测接触端用于感测电路，所述感测电路提供微调控制特征，以通过相对于所述主电阻器的电阻区移动所述第一感测接触端和所述第二感测接触端中的至少一个的位置来提高所述电流基准电路的微调精度。
[0026]根据本专利技术的一个或多个实施例，所述第二MOS组件耦合到所述主电阻器的底部连接器，从而形成电压，所述电压与所述第二多晶硅电阻器两端的电压总计等于在所述第二BJT的所述基极处的电压。
[0027]根据本专利技术的另一方面，提供一种电池管理系统，包括：根据在前的任一项权利要求所述的电流基准电路。
附图说明
[0028]本专利技术通过例子示出且不受附图的限制，在附图中，相同标记指示类似元件。为了简单和清晰起见示出图中的元件，并且不一定按比例绘制元件。
[0029]图1是根据实施例的电流基准电路的示意性表示。
[0030]图2是图1的电流基准电路的详细示意性表示。
[0031]图3是图1和2的电阻器布局和电流基准电路拓扑的示意性表示。
[0032]图4是根据另一实施例的电流基准电路的示意性表示。
[0033]图5是图4的电流基准电路的示意性表示，包括关于电路的控制回路的图示。
[0034]图6是根据另一实施例的电流基准电路的示意性表示。
[0035]图7是根据实施例的通过对电流基准电路执行粗略和精细的微调操作来进行电流调整的显示器的图示。
具体实施方式
[0036]简单来说，本公开的实施例描述了对不良多晶硅电阻器接触件不敏感的电流基准电路。电流基准电路具有三个电阻器：其中两个电阻器提供电阻比，并且另一个电阻器用于主基准电流，每个电阻器具有四个接触件，称为开尔文接触件，对所述接触件进行力和感测测量。电阻器感测电压或开尔文接触件可使电路免受不良多晶硅电阻接触效应的影响，从而减少或消除电路测试和封装应力操作期间的1/f噪声、寿命漂移和接触电阻变化。
[0037]在一些实施例中，在电阻器的每一侧提供感测电路以提供精细或粗略的微调控制，以将微调精度增加到+/
‑
0.2％，并且覆盖初始电流值+/
‑ꢀ
25％的校正。通过使用两个电流电阻传感器以产生精细或粗略的微调但将感测位置移动到主电流电阻上，从而简化了微调。
[0038]图1是根据一些实施例的电流基准电路100的示意性表示。电流基准电路100可以在各种电子应用中实施，包括但不限于汽车、工业和消费者应用，包括信号处理或电池管理系统(BMS)应用。一种应用包括计算机芯片或相关集成电路的实施方案。要求关于电流基准的精度的其它应用也同样适用，其中应用的电路包括电流偏置块，因为电本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电流基准电路，其特征在于，包括：主电阻器，其包括：第一力接触端，其在所述主电阻器的第一端部处并且耦合到第一金属氧化物半导体(MOS)组件；第二力接触端，其在所述主电阻器的第二端部处并且耦合到第二MOS组件；第一感测接触端，其耦合到一个双极结晶体管(BJT)；以及第二感测接触端，其在所述第一感测接触件对面相隔所述主电阻器的长度并且耦合到另一双极结晶体管，其中所述第一感测接触端和所述第二感测接触端独立于所述第一力接触端和所述第二力接触端而交换电流基准。2.根据权利要求1所述的电流基准电路，其特征在于，另外包括：第一多晶硅电阻器，其包括：耦合到第一NMOS晶体管的第一力接触端；耦合到第二NMOS晶体管的第二力接触端；耦合到第一BJT的第一感测接触端；以及耦合到第二BJT的第二感测接触端。3.根据权利要求2所述的电流基准电路，其特征在于，所述第二NMOS晶体管耦合在所述第一多晶硅电阻器与第二多晶硅电阻器之间以控制电流回路，使得所述第一NMOS晶体管两端的电流等于所述第二NMOS晶体管两端的电流，并且所述第一多晶硅电阻器两端的电流由所述第一多晶硅电阻器的所述第一感测接触端与所述第二感测接触端之间的长度限定。4.根据权利要求2或3所述的电流基准电路，其特征在于，所述第二多晶硅电阻器具有耦合到第三BJT的第一感测接触件和耦合到第四BJT的第二接触件，并且其中所述第二多晶硅电阻器两端的电流由所述第二多晶硅电阻器的所述...

【专利技术属性】
技术研发人员：T，
申请(专利权)人：恩智浦美国有限公司，
类型：发明
国别省市：