一种双模产品中有源晶振驱动增强电路制造技术

本实用新型专利技术提供了一种双模产品中有源晶振驱动增强电路，包括第一电平调节模块和2N个级联的CMOS反相器；第一电平调节模块包括第一电阻和第二电阻，第一电阻的第一端与电源端连接，第一电阻的第二端分别与第二电阻的第一端、有源晶振的输出端和第一个CMOS反相器的输入端连接，第二电阻的第二端与地连接，第2N个CMOS反相器的输出端分别与一个以上芯片的时钟输入端连接。该驱动增强电路先通过第一电平调节模块抬升直流分量，再通过CMOS反相器增强时钟信号电平，采用2N个COMS反相器能够保持增强前后时钟信号同相位，保证双模产品中两颗芯片时钟源的同步性和工作稳定性。片时钟源的同步性和工作稳定性。片时钟源的同步性和工作稳定性。

【技术实现步骤摘要】
一种双模产品中有源晶振驱动增强电路


[0001]本技术涉及电子电路
，尤其涉及一种双模产品中有源晶振驱动增强电路。

技术介绍

[0002]双模产品是指产品中既有基带芯片又有射频芯片，基带芯片和射频芯片都要使用到时钟源驱动，往往一个普通的有源晶振输出能力是无法负载两个甚至多个芯片稳定工作。正常使用情况下，有源晶振通过电源供电输出的波形峰峰值一般是在0.8V左右，射频芯片和基带芯片时钟源驱动所需的峰峰值范围是0.8V到1.2V，一颗晶振输出波形提供给一个芯片刚刚合适，若用于同时驱动两颗芯片时，晶振输出的时钟信号波形的峰峰值只有0.6V甚至更低，导致芯片工作稳定性差甚至不能处于正常工作状态，不能保证两颗芯片时钟源的同步性。

技术实现思路

[0003]本技术旨在至少解决现有技术中存在的技术问题，提供一种双模产品中用于增强有源晶振驱动能力、提高抗干扰能力和工作稳定性的有源晶振驱动增强电路。
[0004]为了实现本技术的上述目的，本技术提供了一种双模产品中有源晶振驱动增强电路，包括第一电平调节模块和2N个级联的CMOS反相器，所述N为正整数；所述第一电平调节模块包括第一电阻和第二电阻，第一电阻的第一端与电源端连接，第一电阻的第二端分别与第二电阻的第一端、有源晶振的输出端和第一个CMOS反相器的输入端连接，第二电阻的第二端与地连接，第2N个CMOS反相器的输出端分别与一个以上芯片的时钟输入端连接。
[0005]上述技术方案：该驱动增强电路首先通过第一电平调节模块抬升有源晶振输出的时钟信号直流分量使其电平能达到COMS反相器的正常识别范围，再通过CMOS反相器增强时钟信号的电平，采用2N个COMS反相器能够保持增强前后的时钟信号同相位，COMS反相器与电路反馈阻抗匹配，相当于很大增益的放大器，能够有效提升有源晶振输出的时钟信号的驱动能力，解决了在双模产品中使用一颗有源晶振同时驱动射频芯片和基带芯片存在驱动能力不足、芯片工作稳定性差的问题，保证了两颗芯片的时钟源的同步性和工作稳定性。
[0006]优选地，还包括第二电平调节模块，第二电平调节模块包括第五电阻和第六电阻，第五电阻的第一端与第2N个CMOS反相器的输出端连接，第五电阻的第二端分别与第六电阻的第一端和一个以上芯片的时钟输入端链接，第六电阻的第二端与地连接。
[0007]上述技术方案：通过第二电平调节模块调节驱动增强后的时钟信号的电平范围，防止其电平增强过高损坏后级芯片，如后级的射频芯片和基带芯片。
[0008]优选地，第2N个CMOS反相器的输出端分别与基带芯片的时钟输入端和射频芯片的时钟输入端连接。
[0009]上述技术方案：保证基带芯片和射频芯片时钟源同步，提高工作稳定性。
[0010]优选地，还包括第二电容，第二电容的第一端与第五电阻的第二端连接，第二电容的第二端与基带芯片的时钟输入端连接。
[0011]上述技术方案：第二电容为隔直电容，滤除时钟信号的直流分量。
[0012]优选地，还包括第三电容，第三电容的第一端与第五电阻的第二端连接，第三电容的第二端与射频芯片的时钟输入端连接。
[0013]上述技术方案：第三电容为隔直电容，滤除时钟信号的直流分量。
[0014]优选地，还包括位于有源晶振的输出端和第一个CMOS反相器的输入端之间的第五电容，第五电容的第一端与有源晶振的输出端连接，第五电容的第二端与第一个CMOS反相器的输入端连接。
[0015]上述技术方案：第五电容为隔直电容，滤除有源晶振输出信号中的直流分量。
[0016]优选地，还包括有源晶振，有源晶振的供电端通过第一磁珠与电源端连接，有源晶振的供电端还连接有旁路电容，有源晶振的状态控制使能管脚接入外部控制信号并通过第四电阻接地，有源晶振的输出端与第五电容的第一端连接。
[0017]上述技术方案：提供工作稳定的有源晶振及其外围电路。
附图说明
[0018]图1是本技术的有源晶振驱动增强电路的结构框图；
[0019]图2是本技术的有源晶振驱动增强电路的电路示意图。
具体实施方式
[0020]下面详细描述本技术的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本技术，而不能理解为对本技术的限制。
[0021]在本技术的描述中，需要理解的是，术语“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。
[0022]在本技术的描述中，除非另有规定和限定，需要说明的是，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是机械连接或电连接，也可以是两个元件内部的连通，可以是直接相连，也可以通过中间媒介间接相连，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。
[0023]本技术公开了一种双模产品中有源晶振驱动增强电路，在一种优选实施方式中，如图1所示，该电路包括第一电平调节模块和2N个级联的CMOS反相器，N为正整数；具体的，如图2所示，第一电平调节模块包括第一电阻R1和第二电阻R2，第一电阻R1的第一端与电源端V3P3连接，第一电阻R1的第二端分别与第二电阻R2的第一端、有源晶振的输出端XTALP和第一个CMOS反相器的输入端连接，第二电阻R2的第二端与地连接，第2N个CMOS反相器的输出端分别与一个以上芯片的时钟输入端连接。第一电阻R1和第二电阻R2优选但不限
于为30KΩ。
[0024]在本实施方式中，进一步优选地，N为1，包括两个级联的CMOS反相器，即第一CMOS反相器和第二CMOS反相器，第一CMOS反相器的输入端与有源晶振的输出端连接，第一CMOS反相器的输出端与第二CMOS反相器的输入端连接，第二CMOS反相器的输出端分别与各芯片的时钟输入端连接。优选地，采用双通道集成式CMOS反相器，如型号为74LV2G04的双通道集成CMOS反相器，如图2所示，双通道集成CMOS反相器U1包括A和B两个通道，优选地，在芯片反馈管脚上接入负反馈电阻R3，负反馈电阻R3可使反相器在振荡初期处于线性工作区。反相器只能使用COMS电平的反相器不能使用TTL电平反相器，因为TTL反相器输入阻抗不够大，远小于电路的反馈阻抗，阻抗不匹配。
[0025]在本实施方式中，优选地，还包括有源晶振X1，有源晶振X1的供电端通过第一磁珠B1与电源端连接，有源晶振X1的供电端还连接有旁路电容C4，有源晶振X1的状态控制使能管脚接入外部控制信号并通过第四电阻R4接地，有源晶振X1的输出端与第一电阻R1的第二端连接本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种双模产品中有源晶振驱动增强电路，其特征在于，包括第一电平调节模块和2N个级联的CMOS反相器，所述N为正整数；所述第一电平调节模块包括第一电阻和第二电阻，第一电阻的第一端与电源端连接，第一电阻的第二端分别与第二电阻的第一端、有源晶振的输出端和第一个CMOS反相器的输入端连接，第二电阻的第二端与地连接，第2N个CMOS反相器的输出端分别与一个以上芯片的时钟输入端连接。2.如权利要求1所述的双模产品中有源晶振驱动增强电路，其特征在于，所述N为1，包括两个级联的CMOS反相器。3.如权利要求1或2所述的双模产品中有源晶振驱动增强电路，其特征在于，还包括第二电平调节模块，第二电平调节模块包括第五电阻和第六电阻，第五电阻的第一端与第2N个CMOS反相器的输出端连接，第五电阻的第二端分别与第六电阻的第一端和一个以上芯片的时钟输入端链接，第六电阻的第二端与地连接。4.如权利要求3所述的双模产品中有源晶振驱动增强电路，其特征在于，第2N个CMOS反相器的输出端分别与基带芯片的时钟输入端和射频芯片的时钟输入端连接。5.如权利要求4所述的双模产品中有源晶振驱动增强电路，其特征在于，还包括第二电容，第二电容的第一端与第五...

【专利技术属性】
技术研发人员：王健，陈咏诗，邹异，李显偶，
申请(专利权)人：航天中电重庆微电子有限公司，
类型：新型
国别省市：