一种屏蔽栅沟槽MOSFET及其制作方法技术

本发明专利技术提供一种屏蔽栅沟槽MOSFET及其制作方法，该屏蔽栅沟槽MOSFET包括漏极层、第一外延层、第二外延层、第一沟槽、第二沟槽、第一介质层、源极导电层、栅极沟槽、栅介质层、栅导电层、体区、源区、源极线层及栅极线层。本发明专利技术通过改变栅导电层的接法，将源极导电层、源区和体区通过通孔连接到源极线层，部分沟槽的栅导电层开孔接到栅极线层，相邻沟槽的栅导电层通过通孔连接到源极线层，从而降低了器件的零温度系数交叉点，提升了器件在线性工作区的工作能力，同时显著降低了器件的栅极电容和栅源电容，提高了器件应用开关频率，使得器件能够应用在需要更高开关频率的应用场合。此外，本发明专利技术的制作方法与常见结构的制造工艺相兼容，不增加额外成本。不增加额外成本。不增加额外成本。

【技术实现步骤摘要】
一种屏蔽栅沟槽MOSFET及其制作方法


[0001]本专利技术属于集成电路设计与制造
，涉及一种屏蔽栅沟槽MOSFET及其制作方法。

技术介绍

[0002]屏蔽栅沟槽金属氧化物半导体场效应晶体管(Metal
‑
Oxide
‑
Semiconductor Field
‑
Effect Transistor，简称MOSFET)是目前最优的中低压功率整流和开关器件，其利用电荷补偿原理(Charge Compensation Principle)能够同时取得极低的单位面积导通电阻(Ron_specific)和米勒电容(Cgd)，品质因子(FOM)极其优异。但这种器件的线性工作区能力相对较弱，对于热插拔(Hot
‑
swap)、电子读写控制(e
‑
fuse controller)、负载切换控制(load
‑
switch controller)等应用，存在MOSFET器件烧毁的风险；另外需要快速开关的同步整流应用，对MOSFET的栅极电容(Cg)提出本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种屏蔽栅沟槽MOSFET的制作方法，其特征在于，包括以下步骤：提供一衬底，形成第一外延层于所述衬底上，并形成第二外延层于所述第一外延层上，所述衬底、所述第一外延层及所述第二外延层均为第一导电类型；形成相邻且间隔设置的第一沟槽及第二沟槽，所述第一沟槽及所述第二沟槽均自所述第二外延层的上表面开口，并往下延伸，所述第一沟槽及所述第二沟槽的底面均高于所述衬底的上表面；依次形成第一介质层及源极导电层于所述第一沟槽及所述第二沟槽中，所述第一介质层覆盖所述第一沟槽及所述第二沟槽的内壁，并覆盖所述源极导电层的侧壁；去除所述第一介质层位于所述第一沟槽与所述第二沟槽上部的部分以得到位于所述源极导电层两侧的栅极沟槽，依次形成栅介质层及栅导电层于所述栅极沟槽中，所述栅介质层覆盖所述栅极沟槽的内壁并覆盖所述栅导电层的侧壁；形成体区于所述第二外延层的上表层，并形成源区于所述体区的上表层，所述体区与所述源区均为与第一导电类型相反的第二导电类型；形成第二介质层于所述第二外延层上，并形成第一通孔、第二通孔、第三通孔、第四通孔及第五通孔于所述第二介质层中，所述第一通孔的底部显露所述第一沟槽中的所述源极导电层，所述第二通孔的底部显露所述第二沟槽中的所述源极导电层，所述第三通孔延伸进所述体区中以显露所述源区及所述体区，所述第四通孔的底部显露所述第二沟槽中的所述栅导电层，所述第五通孔的底部显露所述第一沟槽中的所述栅导电层；形成源极线层及栅极线层，所述源极线层填充进所述第一通孔、所述第二通孔、所述第三通孔及所述第四通孔中，所述栅极线层填充进所述第五通孔中。2.根据权利要求1所述的屏蔽栅沟槽MOSFET的制作方法，其特征在于：所述第一外延层的掺杂浓度高于所述第二外延层的掺杂浓度，所述第一外延层与所述第二外延层的总厚度范围是8
‑
20微米。3.根据权利要求1所述的屏蔽栅沟槽MOSFET的制作方法，其特征在于：所述第一沟槽与所述第二沟槽的槽深范围是5
‑
10微米。4.根据权利要求1所述的屏蔽栅沟槽MOSFET的制作方法，其特征在于：所述第一介质层位于所述第一沟槽及所述第二沟槽侧壁的部分的厚度范围是500
‑
1000纳米。5.根据权利要求1所述的屏蔽栅沟槽MOSFET的制作方法...

【专利技术属性】
技术研发人员：焦伟，彭加欣，冉英，
申请(专利权)人：华润微电子重庆有限公司，
类型：发明
国别省市：