用于单电压供电CMOS的自动检测输入电路制造技术

一种自动检测输入电路可操作以维持应用于输入焊点的、相对较 高的电压，并产生本地电源电压范围内的相应的信号电平。该输入电 路包括浮阱、相应的偏置选择器以及输入偏置晶体管，以确保暴露于 外部电压下的栅氧化层不会维持高于预定值的电压。偏置选择器选择 可用的最高电压，以反相偏置相应的浮阱并确保晶体管不会电过压。 当输入相关的端经历开关相关的电压时，偏置选择器选择可选的端以 继续选择可用的最高电压并提供正确的反相偏置条件。电阻器和钳位 电路生成转换的输出电压电平，该电压电平被限制于本地电源电压范 围内。锁存器由大于本地电源电压的第一输入信号偏移触发。该锁存 器输出能够下拉晶体管以提供正确的低电平输出信号。

【技术实现步骤摘要】
用于单电压供电CMOS的自动斥企测输入电路
技术介绍
本专利技术涉及电子电^各，更具体地涉及输入电路，该输入电^各适用 本地电压电平下工作。常常需要集成电路(IC)来接收和感知具有比最大本地工作电压更高的电压电平的输入信号。此本地电压电平通常也是电源电压电平。例如，对于设计为1.2 V供电电压的IC，外部电路和晶体管的输入只 能够承受晶体管栅极间(即，任意栅氧化层间)的最大1.2V的电压， 而不发生电过压损害。现有技术常常使用专门的栅极结构或电压电平 转换技术，以感知外部输入信号。这些专门的技术用于阻止附随的高 电压到达内部CMOS晶体管。这些技术允许输入信号电压电平高达最 大为两倍VDD(即，可以将2.4V输入1.2V的电路)。高于两倍电源 电压的任意电压需要不同的(即，更厚的)选通晶体管，该选通晶体 管需要附加的处理和更昂贵的双栅、双电源CMOS处理。作为参考， 当前工作在1.2V的、传统的双栅、双电压CMOSIC使用能够工作在 3.3V的晶体管和电路，以处理3.3V至5V输入信号(更不用说小于 3.3 V器件的两倍准则的情况)。除了能够调节高电压输入信号之外，输入电路需要为逻辑状态1 或"高"信号电平感知适当的电压电平，为逻辑状态0或M氐"信号 电平感知电压电平，该信号电平对应于来自给定的外部环境的输入信 号。例如，对于1.2V输入信号，电路必须为0.0-0.6 V之间的输入信 号记录逻辑状态O,以及为0.6-1.2 V之间的输入电压电平记录逻辑状 态1。对于3.3 V输入信号，电路必须为0-1.65 V之间的输入信号电平 记录逻辑状态0，以及为1.65-3.3 V之间的输入信号电平记录逻辑状态 1。当高输入电平范围在1.2V至3.3 V区域之间时，记录适当的逻辑 电平更具有挑战性。需要一个输入电路，其能够在本地电源电压电平、或超过两倍本 地电源电平的外部信号电压电平上接收可操作的信号电平。该输入电 路需要工作在这些升高的外部信号电压电平上，并且不会使任意输入 器件暴露于电过压和氧化层击穿。
技术实现思路
本专利技术是用于与外部电压区域和相关的信号电平电通信的自动检 测输入电if各，该信号电平基本上大于该输入电^各的本地电源电平。该 输入电路设置在电源电压端与地端之间。在一个实施方式中，该输入 电路具有从输入焊点串联至电源电压端的三个晶体管。这三个晶体管可以是被配置为将输入焊点电连接至电源电压端的PMOS晶体管。为 了承受超过本地电源电平的外部电压电平，被暴露于升高的电压电平 下的输入电路晶体管被置于浮阱的级联序列内，使得任意晶体管的栅 氧化层都不会暴露于大于预定值(例如，1.2V)的电平下。阱偏置选择器连接于相关的浮阱，将反相偏置电压提供给相关的 浮阱。由于浮阱包括PMOS晶体管，相应的阱偏置选择器选择可用的 最高电压，以为所包括的晶体管提供正确的反相偏置电平。在本实施 方式中，可以级联浮阱和阱偏置选择器，从而能够附加升高的电压调 节。浮阱的级联允许输入电^各承受超过两倍本地电源电平的外部电压。 阱偏置选择器连接至输入端，从而根据输入焊点上的电信号改变电压。 当出现在输入焊点上的信号电平从低电平(例如，地电位)转换至高 电平电压时，阱偏置选择器交替选择输入偏置，从而维持最高可用电 压，该电压用于对包括PMOS晶体管的浮阱进行反相偏置。附图说明图1是根据本专利技术的一个实施方式的输入电路的示意图； 图2是图1的输入电路电特性的波形图；以及 图3是图1的输入电路电特性的波形图。具体实施方式图1是自动检测输入电路100的示例性实施方式的示意图.。输入焊点IN连接至检测器102，检测器102包括晶体管104和晶体管108。 检测器102还包括偏置选择器110，偏置选择器110包括晶体管112 和晶体管114。晶体管112和晶体管114连接至阱偏置端116,阱偏置 端116又连接至浮阱118。浮阱118被连接至晶体管104、晶体管108、 晶体管112和晶体管114的体端。晶体管120连接于电源电压端122与中间端124之间。触发器126 连接至中间端124并包括晶体管128和晶体管130。晶体管130连接 至电容器132,电容器132又连接至地端134。触发器126还包括偏置 选择器136，偏置选择器136包括晶体管138和晶体管140。偏置选择 器136通过阱偏置端142连接至浮阱144。触发器126通过触发器输 出端131连接至锁存器146。锁存器146包括由反相器148和反相器 150构成的锁存环路。反相器152连接至锁存器146的输出端。分压器154连接于输入焊点IN与输出焊点OUT之间。分压器154 包括晶体管156和晶体管158，晶体管156和晶体管158都连接于输 出焊点OUT与地端134之间。电阻器160连接于输入焊点IN、输出 焊点OUT与地端134之间。钳位电路162连接于电源电压端122与输 出焊点OUT之间。钳位电路162包括晶体管164、晶体管168和晶体 管166。晶体管164和晶体管166连接至晶体管168。在一个示例性实施方式中，自动检测输入电路IOO作为从外部信 号源接收电信号的输入电路的一个实施例。自动4企测输入电3各100可 以是以并联方式提供的输入电路的几个实施例中的一个，以对其它集 成电路实现总线结构。通过焊线或可选的连接方式，自动^r测输入电 路100的实施例被电连接至封装管脚或或类似端，以电连接至另一集 成电路。自动检测输入电路100所连接的集成电路可能工作在较高的 信号电平上。先前，通常的输入电路能够将最高的输入信号电平最大 维持在大约供给该输入电路的电源电压VDD的两倍。通过结合了浮 阱的级联序列，自动检测输入电路100能够维持对应于输入信号电平 的电压，该电压基本上超过电源电压VDD的两4咅。参考图2，对于外部信号接口的情况，当在输入焊点IN处接收的输入信号电平在大约0伏特(V)与大约1.2V (即，对应于电源电压 端112上的电源电压VDD)之间变化时，在输出焊点OUT处产生相 同级别的输出信号电平。例如，输入电压VIN包括输入脉冲202和输 入脉冲204,输入脉沖202和输入脉沖204通过电阻器160 (图1 )才是 供给输出焊点OUT作为输出电压VOUT，该输出电压VOUT相应地 包括输出脉冲210和输出脉沖212。输入脉沖202、输入脉冲204、输 出脉冲210和输出脉冲212是位于例如大约0伏特(V)与大约1.2 V 的电源电压VDD之间的所有可#:作的电平。当输入信号出现在自动检测输入电路100的电源电压VDD的电 压范围内时，电阻器160直接将输入信号传递给输出焊点OUT，且基 本上不对信号进行修改。例如，可以用P-型金属氧化物半导体场效应 晶体管(PMOSFET)实现电阻器160，该PMOSFET具有足够低的导 通沟道(on-channel)阻抗以提供输入信号至输出焊点OUT的直接线 性转换。电阻器160的选通输入被连接至地端134。在实际应用中， 电阻器160的阻抗例如可以在100fi至10,000Q之间。对于外部信号接口情况，当在输入焊点IN处接收的输入信号电平 在大约0 V与大约3.3 V之间变化时，自动检测输入电路100自动检 测升高本文档来自技高网...

【技术保护点】
一种被设置在电源电压端与地端之间的自动检测输入电路，所述自动检测输入电路包括：　钳位电路，其被连接至所述电源电压端和输出焊点，并且被配置为使所述输出焊点电连接至所述电源电压端；　检测器，其被连接至输入焊点，并被配置为产生检测信号 ；　分压器，其被连接于所述输入焊点与所述输出焊点之间，并被配置为将输入电压电平转换为输出电压电平；以及　锁存器，其被连接至所述分压器，并被配置为保持触发信号。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：熊·法姆·勒，
申请(专利权)人：埃克萨公司，
类型：发明
国别省市：US