集成电路(IC)芯片封装及其制造方法技术

公开了一种集成电路(IC)芯片封装及其制造方法。该IC芯片封装包括：第一互连衬底和第二互连衬底，处于同一表面水平上；第一集成电路(IC)芯片和第二IC芯片，分别设置在第一互连衬底和第二互连衬底上；IC芯片耦合器，设置在第一互连衬底和第二互连衬底上，并且被配置为提供第一IC芯片和第二IC芯片之间的信号传输路径；以及重分布结构，设置在第一IC芯片和第二IC芯片以及IC芯片耦合器上。IC芯片耦合器包括：第一耦合器区域，与第一互连衬底重叠；第二耦合器区域，与第二互连衬底重叠；第三耦合器区域，与第一互连衬底和第二互连衬底之间的空间重叠；以及互连结构，具有导线和导电过孔。具有导线和导电过孔。具有导线和导电过孔。

【技术实现步骤摘要】
集成电路(IC)芯片封装及其制造方法


[0001]本公开涉及半导体
，更具体地涉及集成电路(IC)芯片封装及其制造方法。

技术介绍

[0002]随着半导体技术的进步，对更高存储容量、更快处理系统、更高性能和更低成本的需求不断增加。为了满足这些需求，半导体行业不断缩小半导体器件(例如，集成电路(IC)芯片中的金属氧化物半导体场效应晶体管(MOSFET)，包括平面MOSFET、鳍式场效应晶体管(finFET)和栅极全环绕(GAA)FET)的尺寸。这种按比例缩小增加了制造IC芯片的复杂性和封装制造的IC芯片的复杂性。

技术实现思路

[0003]根据本申请的一方面，提供一种结构，包括：第一互连衬底和第二互连衬底，处于同一表面水平上；第一集成电路(IC)芯片和第二IC芯片，分别设置在所述第一互连衬底和所述第二互连衬底上；IC芯片耦合器，设置在所述第一互连衬底和所述第二互连衬底上，并且被配置为提供所述第一IC芯片和所述第二IC芯片之间的信号传输路径，其中，所述IC芯片耦合器包括：第一耦合器区域，与所述第一互连衬底重叠，第二耦合器区域，与所述第二互连衬底重叠，第三耦合器区域，与所述第一互连衬底和所述第二互连衬底之间的空间重叠，以及互连结构，具有导线和导电过孔；以及重分布结构，设置在所述第一IC芯片和所述第二IC芯片以及所述IC芯片耦合器上。
[0004]根据本申请的另一方面，提供一种结构，包括：第一互连衬底和第二互连衬底，处于同一表面水平上；第一集成电路(IC)芯片和第二IC芯片，分别设置在所述第一互连衬底和所述第二互连衬底上；IC芯片耦合器，设置在所述第一IC芯片和所述第二IC芯片上，并且被配置为提供所述第一IC芯片和所述第二IC芯片之间的信号传输路径，其中，所述IC芯片耦合器包括：第一耦合器区域，与所述第一IC芯片重叠，第二耦合器区域，与所述第二IC芯片重叠，第三耦合器区域，与所述第一IC芯片和所述第二IC芯片之间的空间重叠，以及互连结构，具有导线和导电过孔；以及重分布结构，设置在所述IC芯片耦合器上。
[0005]根据本申请的又一方面，提供一种形成结构的方法，包括：将第一集成电路(IC)芯片和第二IC芯片以及IC芯片耦合器接合在载体衬底上；在所述第一IC芯片和所述第二IC芯片以及所述IC芯片耦合器上形成包封层；去除所述载体衬底；将所述第一IC芯片接合到第一互连衬底；将所述第二IC芯片接合到第二互连衬底；将所述IC芯片耦合器接合到所述第一互连衬底和所述第二互连衬底；以及将所述第一互连衬底和所述第二互连衬底接合到封装衬底。
附图说明
[0006]在结合附图阅读时，可以从下面的具体实施方式中最佳地理解本公开的各方面。
[0007]图1A
‑
图1F示出了根据一些实施例的具有IC芯片耦合器的IC芯片封装的截面图和俯视图。
[0008]图2A
‑
图2F示出了根据一些实施例的具有IC芯片耦合器的另一IC芯片封装的截面图和俯视图。
[0009]图3A
‑
图3E和图3G
‑
图3K示出了根据一些实施例的IC芯片耦合器的不同截面图。
[0010]图3F示出了根据一些实施例的IC芯片耦合器的俯视图。
[0011]图4A
‑
图4C图示了根据一些实施例的IC芯片耦合器中的器件层的等距视图和截面图。
[0012]图5是根据一些实施例的用于制造具有IC芯片耦合器的IC芯片封装的方法的流程图。
[0013]图6
‑
图13示出了根据一些实施例的具有IC芯片耦合器的IC芯片封装处于其制造过程的各个阶段的截面图。
[0014]图14是根据一些实施例的用于制造具有IC芯片耦合器的另一IC芯片封装的方法的流程图。
[0015]图15
‑
图24示出了根据一些实施例的具有IC芯片耦合器的另一IC芯片封装处于其制造过程的各个阶段的截面图。
[0016]现在将参考附图描述说明性实施例。在附图中，相似的附图标记通常表示相同的、功能相似的、和/或结构相似的元件。
具体实施方式
[0017]以下公开提供了用于实现所提供主题的不同特征的许多不同的实施例或示例。下文描述了组件和布置的具体示例以简化本公开。当然，这些仅是示例而不意图是限制性的。例如，在下面的说明中，在第二特征之上形成第一特征可以包括以直接接触的方式形成第一特征和第二特征的实施例，并且还可以包括可在第一特征和第二特征之间形成附加特征，使得第一特征和第二特征可以不直接接触的实施例。如本文所使用的，在第二特征上形成第一特征意味着第一特征被形成为与第二特征直接接触。此外，本公开在各个示例中可以重复参考标号和/或字母。这种重复其本身不规定所讨论的各个实施例和/或配置之间的关系。
[0018]本文中可以使用空间相关术语(例如，“之下”、“下方”、“下”、“之上”、“上”等)，以易于描述图中所示的一个要素或特征相对于另外(一个或多个)要素或(一个或多个)特征的关系。这些空间相关术语意在涵盖器件在使用或工作中除了图中所示朝向之外的不同朝向。装置可能以其他方式定向(旋转90度或处于其他朝向)，并且本文中所使用的空间相关描述符同样可以被相应地解释。
[0019]需要注意的是，说明书中对“一个实施例”、“实施例”、“示例实施例”、“示例性”等的引用表示所描述的实施例可以包括特定的特征、结构或特性，但是每个实施例可能不一定都包括该特定的特征、结构或特性。此外，这类短语不一定指同一实施例。此外，当结合实施例描述特定的特征、结构或特性时，无论是否明确描述，结合其他实施例来实现这样的特征、结构或特性将在本领域技术人员的知识范围内。
[0020]应当理解，本文中的措辞或术语是为了描述的目的而不是限制性的，使得本说明
书的术语或措辞应当由(一个或多个)相关领域的技术人员根据本文教导来解释。
[0021]在一些实施例中，术语“约”和“基本”可以表示给定量的值在该值的5％内变化(例如，该值的
±
1％、
±
2％、
±
3％、
±
4％、
±
5％)。这些值仅是示例而不是限制性的。术语“约”和“基本”可以指(一个或多个)相关领域的技术人员根据本文教导所解释的值的百分比。
[0022]本文公开的鳍结构可以通过任何合适的方法进行图案化。例如，可以使用一种或多种光刻工艺(包括双重图案化或多重图案化工艺)来对鳍结构进行图案化。双图案化或多重图案化工艺可以结合光刻和自对准工艺，从而允许创建具有例如比使用单个直接光刻工艺可获得的间距更小的间距的图案。例如，在衬底之上形成牺牲层并且使用光刻工艺对该牺牲层进行图案化。使用自对准工艺在经图案化的牺牲层旁边形成间隔件。然后去除牺牲层，并且然后可以使用剩余的间隔件来对鳍结构进行图案化。
[0023]IC芯片可以包括汇集的不同功能的层，例如互连结构、功率分布网本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种结构，包括：第一互连衬底和第二互连衬底，处于同一表面水平上；第一集成电路(IC)芯片和第二IC芯片，分别设置在所述第一互连衬底和所述第二互连衬底上；IC芯片耦合器，设置在所述第一互连衬底和所述第二互连衬底上，并且被配置为提供所述第一IC芯片和所述第二IC芯片之间的信号传输路径，其中，所述IC芯片耦合器包括：第一耦合器区域，与所述第一互连衬底重叠，第二耦合器区域，与所述第二互连衬底重叠，第三耦合器区域，与所述第一互连衬底和所述第二互连衬底之间的空间重叠，以及互连结构，具有导线和导电过孔；以及重分布结构，设置在所述第一IC芯片和所述第二IC芯片以及所述IC芯片耦合器上。2.根据权利要求1所述的结构，其中，所述第一IC芯片和所述第二IC芯片以及所述IC芯片耦合器的垂直尺寸相等。3.根据权利要求1所述的结构，其中，所述第一IC芯片和所述第二IC芯片以及所述IC芯片耦合器的顶表面共面。4.根据权利要求1所述的结构，其中，所述第一耦合器区域和所述第二耦合器区域的表面积彼此相等。5.根据权利要求1所述的结构，其中，所述第一耦合器区域和所述第二耦合器区域的总表面积等于或大于所述第三耦合器区域的表面积的50％。6.根据权利要求1所述的结构，其中，所述第一耦合器区域和所述第二耦合器区域的总表面积等于或大于所述IC芯片耦合器的总表面积的20％。7.根据权利要求1所述的结构，其中，...

【专利技术属性】
技术研发人员：张任远，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：