功率因数校正转换器、控制器及其数字峰值保持电路制造技术

一种功率因数校正转换器、控制器及其数字峰值保持电路。该功率因数校正转换器包括一整流器、一功率因数校正控制器、一功率级电路及一反馈电路，其中功率因数校正转换器用以将一交流电压转换为一输出电压。功率因数校正控制器包括一模拟数字转换器、一数字峰值保持电路、一参考电压产生器、一误差放大器及一脉冲宽度调制电路，其中功率因数校正控制器用以根据一整流信号及一反馈信号而产生一驱动信号。数字峰值保持电路包括一延迟电路、一数字上升感测器、一追踪暂存器、一数字下降感测器及一保持暂存器，其中数字峰值保持电路用以根据一数字输入信号而产生一峰值信号。数字输入信号而产生一峰值信号。数字输入信号而产生一峰值信号。

【技术实现步骤摘要】
功率因数校正转换器、控制器及其数字峰值保持电路


[0001]本专利技术涉及一种转换器，特别涉及一种功率因数校正转换器。本专利技术还涉及一种适于功率因数校正转换器的功率因数校正控制器及数字峰值保持电路。

技术介绍

[0002]功率因数校正转换器(Power Factor Correction converter，PFC converter)是电源领域中常见的一种电路，其经常被应用于电源供应器(Power supply)中以解决功率损耗(power loss)的问题，其中功率损耗的问题与功率因数(Power Factor，PF)有相关。功率因数的定义为实际功率与视在功率之间的比值，其中实际功率为一供应电源(例如为电源供应器)所耦接的一负载所实际消耗的功率，视在功率为所述供应电源需要提供的总功率。一般来说，功率因数介于0至1之间，其中当功率因数的值小于1时，代表所述供应电源所提供的电压与电流之间不同相(phase)，进而导致所述功率损耗的问题；而当功率因数的值愈接近于0时，代表所述功率损耗的问题愈严重。
[0003]请参照图1A，图1A是现有技术的功率因数校正转换器10的模块方块图。如图1A所示，现有技术的功率因数校正转换器10包含一整流器101、一功率因数校正控制器102以及一功率级电路103，其中功率因数校正转换器10用以将一交流电压Vac转换为与其同相的一输出电压Vo，使其功率因数的值接近于1，进而避免功率损耗的问题。
[0004]尽管现有技术的功率因数校正转换器10可以改善功率损耗的问题，其依旧有着电路尺寸、成本及运作时整体功耗较大的问题存在。请参照图1B，图1B是现有技术的功率因数校正转换器10中整流电压Vi与输出电压Vo之间的波形比较图。如图1B所示，波形W1为输出电压Vo的波形，波形W2为整流电压Vi的波形，其中输出电压Vo的值为一固定的值(例如为400伏特)，整流电压Vi通过整流器101将交流电压Vac整流后而产生。如图1B的虚线方框Sq1所示，当整流电压Vi的峰值(peak)较低时(例如为85伏特)，现有技术的功率因数校正转换器10依旧会将其转换为具有较大固定值(400伏特)的输出电压Vo。由于整流电压Vi的峰值与输出电压Vo之间的压差较大(例如为315伏特)，使得现有技术的功率因数校正转换器10中必须采用尺寸较大的储能元件(例如，电容器或电感器)及开关(例如，二极管或晶体管)以避免电路烧坏，进而使现有技术的功率因数校正转换器10的成本及运作时的整体功耗较大。
[0005]有鉴于此，本专利技术提出一种适于功率因数校正转换器的功率因数校正控制器及数字峰值保持电路，使得输出电压Vo的值跟随整流电压Vi的峰值变化以降低其二者之间的压差，进而降低功率因数校正转换器的电路尺寸、成本及其运作时的整体功耗。

技术实现思路

[0006]本专利技术提供了一种数字峰值保持电路，包含：一延迟电路，用以延迟一数字输入信号而产生一延迟输入信号，其中该延迟输入信号延迟于该数字输入信号至少一个时钟周期；一数字上升感测器，用以比较该数字输入信号及该延迟输入信号而产生一上升信号，其
中当该数字输入信号大于该延迟输入信号时，该数字上升感测器控制该上升信号转换为一使能状态；一追踪暂存器，用以于该上升信号为该使能状态时，闩锁该数字输入信号的值而产生一追踪信号；一数字下降感测器，用以比较该数字输入信号及该延迟输入信号而产生一下降信号，其中当该数字输入信号小于该延迟输入信号时，该数字下降感测器控制该下降信号转换为该使能状态；以及一保持暂存器，用以于该下降信号转换为该使能状态的时点，闩锁该追踪信号的值而产生一峰值信号。
[0007]在一些实施例中，当上述追踪暂存器接收一重置信号时，该追踪暂存器将该追踪信号设定为一重置值，其中该追踪信号的初始值为该重置值；及/或当该保持暂存器接收另一重置信号时，该保持暂存器将该峰值信号设定为另一重置值，其中该峰值信号的初始值为该另一重置值。
[0008]在一些实施例中，上述数字峰值保持电路还包含一保持信号产生器，用以产生一保持信号，该保持信号产生器用以于该下降信号转换为该使能状态的时点触发该保持信号的一脉冲，其中该保持暂存器于该脉冲的触发时点闩锁该追踪信号的值而产生该峰值信号。
[0009]在一些实施例中，上述数字峰值保持电路还包含一数字滤波器，该数字滤波器用以屏蔽或过滤该数字输入信号的噪声，使得该数字输入信号的值于该数字输入信号的1/2周期或1/4周期内单调递增或单调递减。
[0010]在一些实施例中，上述数字峰值保持电路适于一功率因数校正转换器，其中该功率因数校正转换器包括：一整流器，用以将一交流电压整流而产生一整流电压；一功率级电路，包括至少一开关及一电感器，用以通过一切换电感式转换方法(switched inductor conversion)将该整流电压转换为一输出电压；一反馈电路，用以根据该输出电压而产生一反馈信号；一模拟数字转换器，用以将一整流信号转换为该数字输入信号，其中该整流信号相关于该整流电压；一参考电压产生器，用以根据该峰值信号而产生一参考电压；一误差放大器，用以根据该反馈信号与该参考电压之间的差值而产生一误差放大信号；以及一脉冲宽度调制电路，用以对该误差放大信号进行脉冲宽度调制而产生一驱动信号，其中该驱动信号用以控制该至少一开关的切换。
[0011]在一些实施例中，上述整流信号具有一全波整流形式或一半波整流形式。
[0012]在一些实施例中，上述参考电压与该峰值信号之间具有线性或分段线性的一映像关系，使得该输出电压与该峰值信号所对应的该整流电压的值具有对应的线性或分段线性的另一映像关系，其中该输出电压恒大于该峰值信号所对应的该整流电压的值。
[0013]在一些实施例中，上述参考电压产生器包括：一查找表，用以根据该映射关系将该峰值信号映像而产生一映像输出信号；以及一数字模拟转换器，用以将该映像输出信号转换为该参考电压，其中该映像输出信号为一数字信号，该参考电压为一模拟信号。
[0014]在一些实施例中，上述查找表包括一只读存储器(ROM)、一随机存取存储器(RAM)、一闪存(Flash)及其组合。
[0015]本专利技术另提供了一种功率因数校正控制器，适于一功率因数校正转换器，包含：一模拟数字转换器，用以将一整流信号转换为一数字输入信号；一数字峰值保持电路，用以根据该数字输入信号而产生一峰值信号，该数字峰值保持电路包括：一延迟电路，用以延迟该数字输入信号而产生一延迟输入信号，其中该延迟输入信号较该数字输入信号延迟至少一
个时钟周期；一数字上升感测器，用以比较该数字输入信号及该延迟输入信号而产生一上升信号，其中当该数字输入信号大于该延迟输入信号时，该数字上升感测器控制该上升信号转换为一使能状态；一追踪暂存器，用以于该上升信号转换为该使能状态的时点，闩锁该数字输入信号的值而产生一追踪信号；一数字下降感测器，用以比较该数字输入信号及该延迟输入信号而产生一下降信号，其中当该数字输入信号小于该延迟输入信号时，该数字下降感测器控制该下本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种数字峰值保持电路，用以根据一数字输入信号而产生一峰值信号，包含：一延迟电路，用以延迟该数字输入信号而产生一延迟输入信号，其中该延迟输入信号延迟于该数字输入信号至少一个时钟周期；一数字上升感测器，用以比较该数字输入信号及该延迟输入信号而产生一上升信号，其中当该数字输入信号大于该延迟输入信号时，该数字上升感测器控制该上升信号转换为一使能状态；一追踪暂存器，用以于该上升信号为该使能状态时，闩锁该数字输入信号的值而产生一追踪信号；一数字下降感测器，用以比较该数字输入信号及该延迟输入信号而产生一下降信号，其中当该数字输入信号小于该延迟输入信号时，该数字下降感测器控制该下降信号转换为该使能状态；以及一保持暂存器，用以于该下降信号转换为该使能状态的时点，闩锁该追踪信号的值而产生该峰值信号。2.如权利要求1所述的数字峰值保持电路，其中，当该追踪暂存器接收一重置信号时，该追踪暂存器将该追踪信号设定为一重置值，其中该追踪信号的初始值为该重置值；及/或当该保持暂存器接收另一重置信号时，该保持暂存器将该峰值信号设定为另一重置值，其中该峰值信号的初始值为该另一重置值。3.如权利要求1所述的数字峰值保持电路，其中，还包含一保持信号产生器，用以产生一保持信号，该保持信号产生器用以于该下降信号转换为该使能状态的时点触发该保持信号的一脉冲，其中该保持暂存器于该脉冲的触发时点闩锁该追踪信号的值而产生该峰值信号。4.如权利要求1所述的数字峰值保持电路，其中，还包含一数字滤波器，该数字滤波器用以屏蔽或过滤该数字输入信号的噪声，使得该数字输入信号的值于该数字输入信号的1/2周期或1/4周期内单调递增或单调递减。5.如权利要求1至4中任一项所述的数字峰值保持电路，其中，适于一功率因数校正转换器，其中该功率因数校正转换器包括：一整流器，用以将一交流电压整流而产生一整流电压；一功率级电路，包括至少一开关及一电感器，用以通过一切换电感式转换方法将该整流电压转换为一输出电压；一反馈电路，用以根据该输出电压而产生一反馈信号；一模拟数字转换器，用以将一整流信号转换为该数字输入信号，其中该整流信号相关于该整流电压；一参考电压产生器，用以根据该峰值信号而产生一参考电压；一误差放大器，用以根据该反馈信号与该参考电压之间的差值而产生一误差放大信号；以及一脉冲宽度调制电路，用以对该误差放大信号进行脉冲宽度调制而产生一驱动信号，其中该驱动信号用以控制该至少一开关的切换。6.如权利要求5所述的数字峰值保持电路，其中，该整流信号具有一全波整流形式或一半波整流形式。
7.如权利要求5所述的数字峰值保持电路，其中，该参考电压与该峰值信号之间具有线性或分段线性的一映像关系，使得该输出电压与该峰值信号所对应的该整流电压的值具有对应的线性或分段线性的另一映像关系，其中该输出电压恒大于该峰值信号所对应的该整流电压的值。8.如权利要求7所述的数字峰值保持电路，其中，该参考电压产生器包括：一查找表，用以根据该映射关系将该峰值信号映像而产生一映像输出信号；以及一数字模拟转换器，用以将该映像输出信号转换为该参考电压，其中该映像输出信号为一数字信号，该参考电压为一模拟信号。9.如权利要求8所述的数字峰值保持电路，其中，该查找表包括一只读存储器、一随机存取存储器、一闪存及其组合。10.一种功率因数校正控制器，适于一功率因数校正转换器，用以根据一整流信号及一反馈信号而产生一驱动信号，包含：一模拟数字转换器，用以将该整流信号转换为一数字输入信号；一数字峰值保持电路，用以根据该数字输入信号而产生一峰值信号，该数字峰值保持电路包括：一延迟电路，用以延迟该数字输入信号而产生一延迟输入信号，其中该延迟输入信号较该数字输入信号延迟至少一个时钟周期；一数字上升感测器，用以比较该数字输入信号及该延迟输入信号而产生一上升信号，其中当该数字输入信号大于该延迟输入信号时，该数字上升感测器控制该上升信号转换为一使能状态；一追踪暂存器，用以于该上升信号转换为该使能状态的时点，闩锁该数字输入信号的值而产生一追踪信号；一...

【专利技术属性】
技术研发人员：张炜旭，
申请(专利权)人：立锜科技股份有限公司，
类型：发明
国别省市：