本发明专利技术公开了一种具有扭转的数据线的非易失性存储装置，扭转的数据线以避免过度擦除的存储单元结果与正常的存储单元结果耦合。此存储器中过度擦除数据线所诱发的噪声可以通过扭转的数据线及差动感测放大器以避免与相邻数据线耦合。耦合至数据线上的噪声可以与耦合至参考数据线上的类似噪声补偿，且这两个噪声源可以由差动感测放大器抵消。
【技术实现步骤摘要】
本专利技术是关于一种半导体存储器，特别是关于一种具有扭转的数据线的非易失性 存储装置，该扭转的数据线用以避免过度擦除的存储单元结果与正常的存储单元结果耦口 o
技术介绍
非易失半导体存储装置被设计用来可在电源供应被移除的情况下，仍然可以储存 已编程的数据。目前经常被使用的非易失半导体存储装置包含只读存储器(ROM)，其通常 是在制造时被编程以储存一固定的位样态，且之后不可以再被编程。可编程只读存储器 (PR0M)则是一种可编程存储装置，其可以使用可编程只读存储器(PR0M)程序器进行一次 编程。可擦除可编程只读存储器(EPR0M)可以像可编程只读存储器(PR0M)进行编程，但是 也可以利用像是紫外线将此存储器内的所有位改变为一已知状态(如逻辑1)来进行擦 除。电性可擦除可编程只读存储器(EEPR0M)是与可擦除可编程只读存储器(EPR0M)类似， 但是可以将所储存的单一位以电性进行擦除。一种称为闪存的电性可擦除可编程只读存储 器(EEPR0M)，通常是以区块方式进行擦除，但是闪存可以对单一位进行编程。闪存的一个存储单元通常可以施加编程电压至此装置的一个终端来进行编程，其 会注入电荷至此存储单元的电荷捕捉部分，且改变此存储单元的阈值电压vt。当此阈值电 压Vt编程至两个可分辨区间之一时，则此称为单阶存储单元(SLC)的存储单元可以在其中 储存一位的数据(如” 0”或” 1”)。在一般情况下，通常认为一未编程(如被擦除的)的 单阶存储单元(SLC)所储存的数据値是” 1”。一个快闪存储单元可以通过施加读取电压至此装置的一个终端及检测一漏极电 流的电流阶级来进行读取，因此得到此存储单元阈值电压Vt的一个数值。一个擦除或未编 程的存储单元具有接近0V的阈值电压vt，而举例而言，一个编程的单阶存储单元可以具有 3V的阈值电压Vt。对于如此的单阶存储单元(SLC)而言，施加一个接近0V的读取电压至 一未编程存储单元可预期得到一个可检测的漏极电流，其对应所储存的数据値是” 1”。施加 相同的读取电压至一已编程存储单元通常得到一个不可检测的漏极电流，其对应所储存的 数据値是” 0”。如同上述的单阶存储单元的操作假设一被擦除的存储单元具有一个接近0V的阈 值电压Vt。但是，一个被擦除的存储单元理想上具有一个接近0V的阈值电压vt，一个存储 单元某些时候会被过度擦除，所以其阈值电压实际上会是负的。编程一个过度擦除的存储 单元或许会导致其阈值电压分布会与一理想阶级有偏差，其偏差会在自此存储器读取数据 时潜在地造成错误。因此，需要对传统的闪存读取过度擦除的存储单元时所使用的方法与装置进行改良。
技术实现思路
本专利技术的一目的为根据一实施例提供一种存储装置包括一存储阵列包括多个区5块，每一个该区块具有多条位线。此实施例包含多个感测放大器，具有一第一输入以自该存 储阵列接收一存储单元信号及一第二输入以接收一参考信号。此实施例更包含多条数据线 各自耦接成自该存储阵列中的一第一组位线传送存储单元信号至该第一输入，以及多条参 考数据线组态为连接该第二输入至该存储阵列中的一第二组位线。在本专利技术一实施例中，该第一组被分配在一个或多个第一区块中，以及该第二组 被分配在一个或多个第二区块中，该第二区块与该第一区块不同。在本专利技术另一实施例中，该第一组位线中的位线安排在多个不同的区块中，且该 第二组位线中的位线分别安排在靠近该第一组位线中的位线。本专利技术的装置及方法在此详细地描述以解释其功能，但是必须明白了解的是本发 明的权利要求范围，除了明确表示之外，并不应该解释为”功能手段”或是”操作步骤”的限 制，而是可以在符合法律规定下适用于均等论。此处所描述的特征及其组合是包含于本专利技术的范围内，只要其组合不是无法兼容 的话，由说明书文字及实施例中本领域技术人员均能明了。此外，除了任何实施例明确排除 的技术特征及其组合之外，亦包含于本专利技术的范畴。本专利技术的结构及方法已通过参考详述 于下的该较佳实施例与例示而揭露的同时。需了解的是，该些实施例与例示仅为例示性之 用而为非用以限制本专利技术。本专利技术是由权利要求范围所界定。这些和其它目的，特征，和实 施例，会在下列实施方式的章节中搭配图式被描述。附图说明图1为本专利技术实施例一快闪存储装置的一部分方块图。图2为根据本专利技术图1 一实施例存储阵列的一区块一部分的简要方块图。图3为显示于图2中的存储阵列一部分的典型存储单元的示意图。图4显示本专利技术装置的一实施例可以用来决定图2阵列中所选择列存储单元的编 程状态的电路方块图。图5显示一快闪存储装置数据线一部分的示意图，其特别强调这些数据线的距离 与布局。图6A显示根据本专利技术一实施例的数据线与参考数据线布局一部分的示意图。图6B显示图6A例示的布局排列的另一示意图。图7是提供图6A中所示的特定实施例于两个半导体层上的示意图。主要元件符号说明5快闪存储装置6存储阵列7阵列10、15、20区块36其它区块40字线控制电路45字线控制总线50位线控制电路51,52Y通过电路55位线控制总线70区块选择线一75、80、85字线95、100、102、105整体位线96、101、103、106、715数据线110,710参考整体位线120、125、130选择晶体管(5140、145、150、160、165、存储单元170、180、185、190200、205、210区域位线215参考位线220栅极225源极230漏极310、320、330、340、725感测放大器315、325、335、345、720参考数据线316、326、336、346、705整体位线350参考存储单元(BSL1)具体实施例方式为进一步说明各实施例，本专利技术乃提供有图式。此些图式乃为本专利技术揭露内容的 一部分，其主要是用以说明实施例，并可配合说明书的相关描述来解释实施例的运作原理。 配合参考这些内容，本领域技术人员应能理解其它可能的实施方式以及本专利技术的优点。根 据某些实施例类似的元件符号通常用来表示类似的元件，但也可以不是如此。即，这些例示 是根据某些但并非全部的实施例用来显示本专利技术的某些特征。然而，根据某些实施例，图中 的结构是可以认为按比例绘制，但是在其它的实施例中，这些结构并未按比例绘制。于在后 述内容中，乃配合图式说明可据以实施本专利技术的各种实施例。其中的方向性术语，如「上」、 「下」、「前」、「后」等，均系用以表示图式中元件的位向。由于实施例中的元件也可用不同位 向排列，这些方向性术语只是为了说明上的方便，并不具限制范围的效果。此外，应了解的 是，本专利技术亦可以其它方式来实施，且其结构或逻辑亦可进行改变或修饰，然此些实施方式 仍均属于本专利技术的范畴。因此，后述的实施方式并非用以限制本专利技术，且本专利技术的范围应由 权利要求范围的内容决定。以下的专利技术说明将参照至特定结构实施例与方法。可以理解的是，本专利技术的范畴 并非限制于特定所揭露的实施例，且本专利技术可利用其它特征、元件、方法与实施例进行实 施。较佳实施例被描述以了解本专利技术，而非用以限制本专利技术的范畴，本专利技术的范畴是以权利 要求范围定义。本领域技术人员可以根据后续的叙述而了解本专利技术的均等变化。也必须了 解的是此处所描述的工艺步骤及结构并不是包含完整的工艺步骤及结构。本专利技术可以搭配本文档来自技高网...
【技术保护点】
一种存储装置，其特征在于，包括：一存储阵列包括多个区块，每一个该区块具有多条位线；多个感测放大器，具有一第一输入以自该存储阵列接收一存储单元信号及一第二输入以接收一参考信号；多条数据线，各自耦接成自该存储阵列中的一第一组位线传送存储单元信号至该第一输入；以及多条参考数据线，设定成连接该第二输入至该存储阵列中的一第二组位线。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：林永丰，张坤龙，洪俊雄，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。