时钟调整电路及时钟调整方法技术

本案公开了时钟调整电路及时钟调整方法。时钟调整电路用来调整一输入时钟以产生一输出时钟，且包含一低通滤波器、一直流控制电路、一直流偏移放大器、一放大器以及一积分器。低通滤波器滤波该输入时钟以产生一滤波后信号。直流控制电路根据一控制信号调整一直流电压。直流偏移放大器根据该滤波后信号及该直流电压产生一中间时钟。放大器根据该中间时钟产生该输出时钟。积分器根据该输出时钟产生该控制信号。该控制信号是随着该输出时钟之一占空比的平均成分来变化。的平均成分来变化。的平均成分来变化。

【技术实现步骤摘要】
时钟调整电路及时钟调整方法
[0001]本申请是申请日为2018年06月25日、申请号为201810665448.3、专利技术名称为“时钟调整电路及时钟调整方法”的分案申请，其全部内容结合于此作为参考。


[0002]本案是关于电路的时钟，尤其是关于占空比校正(duty cycle correction,DCC)及/或倍频器(frequency multiplier)。

技术介绍

[0003]图1为现有占空比校正电路的示意图。占空比校正电路100包含除频器110、倍频电路120、滤波器130、滤波器140以及积分器150。占空比校正电路100的功能在于校正输入时钟CLKIN的占空比，使校正后的时钟(即输出时钟CLKOUT)的占空比接近或等于50％。除频器110对输入时钟CLKIN除频后产生信号VA，信号VA的频率为输入时钟CLKIN的一半，信号VA的占空比为50％。信号VA经倍频电路120(包含延迟电路122及异或门(Exclusive OR Gate)124)倍频后得到输出时钟CLKOUT(亦即输出时钟CLKOUT的频率与输入时钟CLK本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种时钟调整电路，用来产生一输出时钟，包含：一相位内插器，用来根据一第一参考时钟、一第二参考时钟及一控制信号内插产生一中间时钟，其中该第一参考时钟的频率、该第二参考时钟的频率及该中间时钟的频率相同；一逻辑电路，耦接该相位内插器，用来根据该第一参考时钟及该第二参考时钟的其中之一及该中间时钟产生该输出时钟；以及一积分器，耦接该相位内插器及该逻辑电路，用来根据该输出时钟产生该控制信号，其中该控制信号随着该输出时钟之一占空比的平均成分变化。2.如权利要求1所述的时钟调整电路，更包含：一除频器，耦接该相位内插器，用来除频一输入时钟以产生该第一参考时钟；以及一反相器，耦接该除频器及该相位内插器，用来反相该第一参考时钟以得到该第二参考时钟；其中该第一参考时钟的频率及该第二参考时钟的频率为该输入时钟的频率的一半。3.如权利要求1所述的时钟调整电路，其中该相位内插器包含：一第一电晶体，具有一第一栅极、一第一漏极以及一第一源极，其中该第一栅极接收该第一参考时钟，该中间时钟通过该第一漏极输出；一第二电晶体，具有一第二栅极、一第二漏极以及一第二源极，其中该第二栅极接收该第二参考时钟，该第二漏极电连接该第一漏极；一第三电晶体，具有一第三栅极、一第三漏极以及一第三源极，其中该第三栅极接收一参考信号，该第三漏极电连接该第一源极，并且该第三源极耦接一第一参考电压；一第四电晶体，具有一第四栅极、一第四漏极以及一第四源极，其中该第四栅极接收该控制信号，该第四漏极电连接该第二源极，并且该第四源极耦接该第一参考电压；一电容，其一端耦接该第一漏极，另一端耦接一第二参考电压；以及一电阻，其一端耦接该第一漏极，另一端耦接该第二参考电压。4.如权利要求1所述的时钟调整电路，其中该第一参考时钟及该第二参考时钟的相位差为180度。5.如权利要求1所述的时钟调整电路，其中该第一参考时钟的占空比及该第二参考时钟的占空比为50％。6.一种时钟调整电路，用来产生一输出时钟，包含：一相...

【专利技术属性】
技术研发人员：陈建文，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：