时钟调整电路及时钟调整方法技术

本案公开了时钟调整电路及时钟调整方法。时钟调整电路用来调整一输入时钟以产生一输出时钟，且包含一低通滤波器、一直流控制电路、一直流偏移放大器、一放大器以及一积分器。低通滤波器滤波该输入时钟以产生一滤波后信号。直流控制电路根据一控制信号调整一直流电压。直流偏移放大器根据该滤波后信号及该直流电压产生一中间时钟。放大器根据该中间时钟产生该输出时钟。积分器根据该输出时钟产生该控制信号。该控制信号是随着该输出时钟之一占空比的平均成分来变化。的平均成分来变化。的平均成分来变化。

【技术实现步骤摘要】
时钟调整电路及时钟调整方法
[0001]本申请是申请日为2018年06月25日、申请号为201810665448.3、专利技术名称为“时钟调整电路及时钟调整方法”的分案申请，其全部内容结合于此作为参考。


[0002]本案是关于电路的时钟，尤其是关于占空比校正(duty cycle correction,DCC)及/或倍频器(frequency multiplier)。

技术介绍

[0003]图1为现有占空比校正电路的示意图。占空比校正电路100包含除频器110、倍频电路120、滤波器130、滤波器140以及积分器150。占空比校正电路100的功能在于校正输入时钟CLKIN的占空比，使校正后的时钟(即输出时钟CLKOUT)的占空比接近或等于50％。除频器110对输入时钟CLKIN除频后产生信号VA，信号VA的频率为输入时钟CLKIN的一半，信号VA的占空比为50％。信号VA经倍频电路120(包含延迟电路122及异或门(Exclusive OR Gate)124)倍频后得到输出时钟CLKOUT(亦即输出时钟CLKOUT的频率与输入时钟CLKIN的频率实质上相同)。滤波器130(包含电阻R1及电容C1)及滤波器140(包含电阻R2及电容C2)分别对输出时钟CLKOUT及信号VA滤波，以取出低频成分(占空比之平均成分)。积分器150包含比较器155及电容C3。比较器155根据信号VA的直流准位以及输出时钟CLKOUT的直流准位来决定对电容C3充电或放电。控制信号Vctrl(即电容C3的端电压)的准位与输出时钟CLKOUT的占空比有关
──
输出时钟CLKOUT的占空比改变(不是50％)，控制信号Vctrl的准位跟着改变，使得输出时钟CLKOUT的占空比为50％。利用控制信号Vctrl调整延迟电路122的延迟时间可使输出时钟CLKOUT的占空比趋近50％。
[0004]图2为现有倍频电路的示意图。倍频电路200包含相位检测电路210、电荷泵220、回路滤波器(loop filter)230(包含电容C)、延迟电路240以及边缘组合电路250。相位检测电路210、电荷泵220、回路滤波器230及延迟电路240(包含复数个延迟单元Td)构成一个延迟锁定回路(delay lock loop,DLL)；也就是说，时钟CLKFB与输入时钟CLKIN具有实质上相同的频率与相位。该些延迟单元Td的延迟时间受到控制信号Vctrl(即电容C的端电压)控制。边缘组合电路250根据延迟时钟CLKIND的时钟边缘与输入时钟CLKIN的时钟边缘产生输出时钟CLKOUT。当延迟时钟CLKIND的相位与输入时钟CLKIN的相位相差180度时，输出时钟CLKOUT的频率为输入时钟CLKIN的两倍，且具有50％的占空比。
[0005]图1及图2的电路复杂且易产生噪声，所以有必要提出更为简洁的电路。

技术实现思路

[0006]鉴于先前技术之不足，本案之一目的在于提供一种时钟调整电路及时钟调整方法，以简化占空比校正电路及/或倍频器。
[0007]本案公开一种时钟调整电路，用来调整一输入时钟以产生一输出时钟，包含一低通滤波器、一直流控制电路、一直流偏移放大器、一放大器以及一积分器。低通滤波器滤波
该输入时钟以产生一滤波后信号。直流控制电路根据一控制信号调整一直流电压。直流偏移放大器根据该滤波后信号及该直流电压产生一中间时钟。放大器根据该中间时钟产生该输出时钟。积分器根据该输出时钟产生该控制信号。该控制信号随着该输出时钟之占空比的平均成分来变化。
[0008]本案另公开一种时钟调整方法，用来调整一输入时钟以产生一输出时钟，包含：滤波该输入时钟以产生一滤波后信号；根据该滤波后信号及一直流电压产生一中间时钟；根据该中间时钟产生该输出时钟；根据该输出时钟产生一控制信号，其中该控制信号随着该输出时钟之占空比的平均成分来变化；以及根据该控制信号调整该直流电压。
[0009]本案另公开一种时钟调整电路，用来产生一输出时钟，包含一相位内插器、一逻辑电路以及一积分器。相位内插器根据一第一参考时钟、一第二参考时钟及一控制信号内插产生一中间时钟。该第一参考时钟的频率、该第二参考时钟的频率及该中间时钟的频率实质上相同。逻辑电路根据该第一参考时钟及该第二参考时钟的其中之一及该中间时钟产生该输出时钟。积分器根据该输出时钟产生该控制信号。该控制信号随着该输出时钟之占空比的平均成分来变化。
[0010]本案另公开一种时钟调整方法，用来产生一输出时钟，包含：根据一第一参考时钟、一第二参考时钟及一控制信号内插产生一中间时钟，其中该第一参考时钟的频率、该第二参考时钟的频率及该中间时钟的频率实质上相同；根据该第一参考时钟及该第二参考时钟的其中之一及该中间时钟产生该输出时钟；以及根据该输出时钟产生该控制信号，其中该控制信号随着该输出时钟之占空比的平均成分来变化。
[0011]本案另公开一种时钟调整电路，用来产生一输出时钟，包含一相位内插器、一放大器、一逻辑电路以及一积分器。相位内插器根据一第一参考时钟、一第二参考时钟及一控制信号内插产生一中间时钟。该第一参考时钟的频率、该第二参考时钟的频率及该中间时钟的频率实质上相同。放大器放大该中间时钟以产生一放大后的中间时钟。逻辑电路根据该第一参考时钟及该第二参考时钟的其中之一及该放大后的中间时钟产生该输出时钟。积分器根据该输出时钟产生该控制信号。该控制信号随着该输出时钟之占空比的平均成分来变化。
[0012]本案另公开一种时钟调整方法，用来产生一输出时钟，包含：根据一第一参考时钟、一第二参考时钟及一控制信号内插产生一中间时钟，其中该第一参考时钟的频率、该第二参考时钟的频率及该中间时钟的频率实质上相同；放大该中间时钟以产生一放大后的中间时钟；根据该第一参考时钟及该第二参考时钟的其中之一及该放大后的中间时钟产生该输出时钟；以及根据该输出时钟产生该控制信号，其中该控制信号系随着该输出时钟之占空比的平均成分来变化。
[0013]相较于现有电路，本案之时钟调整电路及时钟调整方法更为简单、更容易实际操作且噪声更低。
[0014]有关本案的特征、实际操作与功效，将配合图式作实施例详细说明如下。
附图说明
[0015]图1为现有占空比校正电路的示意图；
[0016]图2为现有倍频电路的示意图；
[0017]图3为本案时钟调整电路之一实施例的功能方块图；
[0018]图4为本案时钟调整方法之一实施例的流程图；
[0019]图5为图3的各信号的波形图；
[0020]图6示出低通滤波器310、直流偏移放大器320及直流控制电路330的其中一种实施方式的细部电路图；
[0021]图7为本案时钟调整电路的另一实施例的电路图；
[0022]图8为本案时钟调整电路的另一实施例的电路图；
[0023]图9为本案时钟调整电路的另一实施例的电路图；
[0024]图10为本案时钟调整电路的另一实施例的电路图；
[0025本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种时钟调整电路，用来产生一输出时钟，包含：一相位内插器，用来根据一第一参考时钟、一第二参考时钟及一控制信号内插产生一中间时钟，其中该第一参考时钟的频率、该第二参考时钟的频率及该中间时钟的频率相同；一逻辑电路，耦接该相位内插器，用来根据该第一参考时钟及该第二参考时钟的其中之一及该中间时钟产生该输出时钟；以及一积分器，耦接该相位内插器及该逻辑电路，用来根据该输出时钟产生该控制信号，其中该控制信号随着该输出时钟之一占空比的平均成分变化。2.如权利要求1所述的时钟调整电路，更包含：一除频器，耦接该相位内插器，用来除频一输入时钟以产生该第一参考时钟；以及一反相器，耦接该除频器及该相位内插器，用来反相该第一参考时钟以得到该第二参考时钟；其中该第一参考时钟的频率及该第二参考时钟的频率为该输入时钟的频率的一半。3.如权利要求1所述的时钟调整电路，其中该相位内插器包含：一第一电晶体，具有一第一栅极、一第一漏极以及一第一源极，其中该第一栅极接收该第一参考时钟，该中间时钟通过该第一漏极输出；一第二电晶体，具有一第二栅极、一第二漏极以及一第二源极，其中该第二栅极接收该第二参考时钟，该第二漏极电连接该第一漏极；一第三电晶体，具有一第三栅极、一第三漏极以及一第三源极，其中该第三栅极接收一参考信号，该第三漏极电连接该第一源极，并且该第三源极耦接一第一参考电压；一第四电晶体，具有一第四栅极、一第四漏极以及一第四源极，其中该第四栅极接收该控制信号，该第四漏极电连接该第二源极，并且该第四源极耦接该第一参考电压；一电容，其一端耦接该第一漏极，另一端耦接一第二参考电压；以及一电阻，其一端耦接该第一漏极，另一端耦接该第二参考电压。4.如权利要求1所述的时钟调整电路，其中该第一参考时钟及该第二参考时钟的相位差为180度。5.如权利要求1所述的时钟调整电路，其中该第一参考时钟的占空比及该第二参考时钟的占空比为50％。6.一种时钟调整电路，用来产生一输出时钟，包含：一相...

【专利技术属性】
技术研发人员：陈建文，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：