像素阵列基板及电润湿显示面板制造技术

本发明专利技术公开一种像素阵列基板及电润湿显示面板，其中像素阵列基板包括基板与多个像素单元。这些像素单元设置在基板上，且各自包括至少一主动元件、像素电极与至少一储存电容器。像素电极电连接至少一主动元件，且具有多个孔洞。至少一储存电容器电连接像素电极与至少一主动元件。至少一储存电容器完全重叠于像素电极的多个孔洞的一部分。素电极的多个孔洞的一部分。素电极的多个孔洞的一部分。

【技术实现步骤摘要】
像素阵列基板及电润湿显示面板


[0001]本专利技术涉及一种显示技术，且特别是涉及一种像素阵列基板及电润湿显示面板。

技术介绍

[0002]近年来，电子纸与电子书正蓬勃发展，具有更轻、更薄以及可挠曲特性的显示面板将成为未来主要发展的趋势。而电润湿显示面板是一种可应用在电子书以及电子纸的显示面板。一般电润湿显示面板包括上电极、下电极以及夹于两电极之间的亲水层以及油墨层。当未施加电压时，油墨层布满像素单元。如此可使入射光被油墨层吸收而使所述像素单元呈现暗态。
[0003]当欲使像素单元呈现亮态时，油墨层会被施加电压使其收缩并且在显示单元内显露出位于油墨层下方的反射层，进而让入射光被反射层反射而呈现出亮态。然而，在主动式的驱动架构下，相关电子元件的设置会牺牲显示单元在亮态时的开口率，并且容易被人眼所视觉。此外，为了满足彩色显示需求而提出的多个电润湿显示面板的堆叠架构，也会因为上述电子元件的设置而产生周期性结构间的干涉纹理，即摩尔纹(moir
é
)，造成显示品质下降。

技术实现思路

[0004]本专利技术提供一种像素阵列基板，其应用在电润湿显示面板的开口率较佳。
[0005]本专利技术提供一种适于多层堆叠的电润湿显示面板，其整体的显示亮度较佳。
[0006]本专利技术的像素阵列基板，包括基板与多个像素单元。这些像素单元设置在基板上，且各自包括至少一主动(有源)元件、像素电极与至少一储存电容器。像素电极电连接至少一主动元件，且具有多个孔洞。至少一储存电容器电连接像素电极与至少一主动元件。至少一储存电容器完全重叠于像素电极的多个孔洞的一部分。
[0007]本专利技术的电润湿显示面板，包括像素阵列基板、疏水层、对向基板、挡墙结构层、油墨层以及极性流体层。像素阵列基板包括基板与多个像素单元。这些像素单元设置在基板上，且各自包括至少一主动元件、像素电极与至少一储存电容器。像素电极电连接至少一主动元件，且具有多个孔洞。至少一储存电容器电连接像素电极与至少一主动元件。至少一储存电容器完全重叠于像素电极的多个孔洞的一部分。疏水层设置在像素阵列基板上。对向基板与像素阵列基板重叠设置，且设有透明导电层。挡墙结构层设置在像素阵列基板与对向基板之间，且定义出多个微腔室。像素电极的多个孔洞分别重叠于这些微腔室。油墨层和极性流体层设置在这些微腔室内。油墨层位于极性流体层与疏水层之间。
[0008]基于上述，在本专利技术的一实施例的电润湿显示面板中，像素阵列基板的像素电极的部分孔洞内重叠设置了储存电容器。当电润湿显示面板的显示像素操作在亮态时，油墨层会集中在重叠于像素电极的多个孔洞的区域内。此时，储存电容器仍会被油墨层所遮蔽，并不会显露在透光区。因此，可有效增加电润湿显示面板在亮态时的开口率，进而提升其操作时的显示亮度。
附图说明
[0009]图1是本专利技术的第一实施例的像素阵列基板的俯视示意图；
[0010]图2A及图2B是本专利技术的第一实施例的电润湿显示面板的剖视示意图；
[0011]图3是图2A及图2B的挡墙结构层与像素电极的俯视示意图；
[0012]图4是图1的像素阵列基板的剖视示意图；
[0013]图5A至图5C是图1的像素阵列基板的部分膜层的俯视示意图；
[0014]图6是图5B的第二金属层的局部区域的放大示意图；
[0015]图7是图1的像素阵列基板的储存电容器的放大示意图；
[0016]图8是本专利技术的第二实施例的像素阵列基板的俯视示意图；
[0017]图9A至图9C是图8的像素阵列基板的部分膜层的俯视示意图；
[0018]图10是本专利技术的第三实施例的像素阵列基板的俯视示意图；
[0019]图11A至图11C是图10的像素阵列基板的部分膜层的俯视示意图。
[0020]符号说明
[0021]10:电润湿显示面板
[0022]100、100A、100B:像素阵列基板
[0023]101:基板
[0024]110、120、150:绝缘层
[0025]120a:接触孔
[0026]130:平坦层
[0027]130a:开口
[0028]170:疏水层
[0029]200:对向基板
[0030]310:墨水层
[0031]320:极性流体层
[0032]BW:挡墙结构层
[0033]CA:微腔室
[0034]CL1、CL2、CL3、CL1
‑
A、CL2
‑
A、CL3
‑
A:连接导线
[0035]CP1、CP2:导电图案
[0036]CPE1:第一电容电极
[0037]CPE2:第二电容电极
[0038]CPE3:第三电容电极
[0039]DA1、DA2、DA3:圆径
[0040]DCL:驱动电路层
[0041]DE:漏极
[0042]DL、DL
‑
A:数据线
[0043]G:间隙
[0044]GE1:第一栅极
[0045]GE2:第二栅极
[0046]GL1、GL1
‑
A:第一扫描线
[0047]GL2、GL2
‑
A:第二扫描线
[0048]OP、OP1、OP2、OP3:孔洞
[0049]PA:像素区
[0050]PE:像素电极
[0051]PU、PU
‑
A、PU1、PU2、PU1
‑
A、PU2
‑
A:像素单元
[0052]S:间距
[0053]SC:半导体图案
[0054]SCP:储存电容器
[0055]SE:源极
[0056]T、T1、T2:主动(有源)元件
[0057]TCL:透明导电层
[0058]Z:方向
[0059]Z1、Z2:区域
[0060]A
‑
A
’
、B
‑
B
’
:剖线
具体实施方式
[0061]本文使用的「约」、「近似」、「本质上」、或「实质上」包括所述值和在本领域普通技术人员确定的特定值的可接受的偏差范围内的平均值，考虑到所讨论的测量和与测量相关的误差的特定数量(即，测量系统的限制)。例如，「约」可以表示在所述值的一个或多个标准偏差内，或例如
±
30％、
±
20％、
±
15％、
±
10％、
±
5％内。再者，本文使用的「约」、「近似」、「本质上」、或「实质上」可依测量性质、切割性质或其它性质，来选择较可接受的偏差范围或标准偏差，而可不用一个标准偏差适用全部性质。
[0062]在附图中，为了清楚起见，放大了层、膜、面板、区域等的厚度。应当理解，当诸如层、膜、区本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种像素阵列基板，包括：基板；以及多个像素单元，设置在该基板上，且各自包括：至少一主动元件；像素电极，电连接该至少一主动元件，且具有多个孔洞；以及至少一储存电容器，电连接该像素电极与该至少一主动元件，其中该至少一储存电容器完全重叠于该像素电极的该些孔洞的一部分。2.如权利要求1所述的像素阵列基板，其中各该至少一储存电容器在该基板上的正投影面积小于或等于各该些孔洞在该基板上的正投影面积。3.如权利要求1所述的像素阵列基板，其中该至少一主动元件完全重叠于该像素电极的该些孔洞的另一部分。4.如权利要求3所述的像素阵列基板，其中各该至少一主动元件在该基板上的正投影面积小于或等于各该些孔洞在该基板上的正投影面积。5.如权利要求1所述的像素阵列基板，其中该些孔洞包括彼此相邻排列的第一孔洞与第二孔洞，该至少一储存电容器的第一储存电容器完全重叠于该第一孔洞，该至少一储存电容器的第二储存电容器或该至少一主动元件的第一主动元件完全重叠于该第二孔洞。6.如权利要求5所述的像素阵列基板，其中该些孔洞还包括第三孔洞，该第三孔洞与该第一孔洞相邻排列，且该至少一储存电容器和该至少一主动元件不重叠于该第三孔洞。7.如权利要求1所述的像素阵列基板，其中各该至少一主动元件包括：半导体图案；第一栅极，设置在该半导体图案与该基板之间；第二栅极，设置在该半导体图案背离该第一栅极的一侧；以及源极与漏极，分别电连接该半导体图案的不同两处，该漏极与该像素电极电连接。8.如权利要求7所述的像素阵列基板，其中各该至少一储存电容器为第一电容电极、第二电容电极和第三电容电极的叠层结构，该第一电容电极与第一栅极为同一膜层，该第二电容电极、该源极和该漏极为同一膜层，该第三电容电极与该第二栅极为同一膜层。9.如权利要求1所述的像素阵列基板，其中该至少一主动元件包括彼此电连接的第一主动元件和第二主动元件，该些孔洞包括彼此相邻排列的第一孔洞与第二孔洞，该第一主动元件与该第二主动元件分别重叠于该第一孔洞与该第二孔洞，且都电连接同一条数据线和同一条扫描线。10.如权利要求1所述的像素阵列基板，还包括连接导线，电连接该至少一储存电容器，其中该像素电极的该些孔洞的该部分与该连接导线相重叠。11.一种电润湿显示面板，包括：像素阵列基板，包括：基板；以及多个像素单元，设置在该基板上，且各自包括：至少一主动元件；像素电极，电连接该至少一主动元件，且具有多个孔洞；以及至少一储存电容器，电连接该像素电...

【专利技术属性】
技术研发人员：林晋安，田堃正，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：