一种efuse读写访问控制电路及其SoC系统技术方案

本发明专利技术涉及SoC技术领域，特别涉及一种efuse读写访问控制电路及其SoC系统，包含：权限检查模块：对所有对本电路的读写访问进行解析，判断访问源的读写权限；脉冲参数配置模块：用于设定脉冲宽度、脉冲间隔；状态控制模块：收到所述权限检查模块的合法读写访问，加载所述脉冲参数配置模块中设定的所述脉冲宽度、所述脉冲间隔，完成跳转；脉冲生成模块。一种SoC系统，包含：设备1

【技术实现步骤摘要】
一种efuse读写访问控制电路及其SoC系统


[0001]本专利技术涉及SoC
，特别涉及一种efuse读写访问控制电路及其SoC系统。

技术介绍

[0002]efuse存储器通过熔断熔丝的方式，实现数据的存入，具备一次性可编程、非易失性的特点。efuse被用于存储一些关键信息、芯片的配置信息，比如秘钥等，这些信息对于一般设备通常为只读或不可见。efuse存储器中默认存储的比特位全为0，在执行编程操作后，将需要的比特位变为1。其一次性可编程的特点为，编程为1的比特位不能再编程为0。但是没有编程为0的比特位还可以通过编程再改为1。efuse被广泛用于很多应用上，比如芯片的启动等，也关系到一些流程，比如芯片的测试等。
[0003]在现有技术中，efuse的控制包含有为保护efuse数据安全在读写操作方法上、电源设计上加强设计的技术。专利CN 103187095A提供一种efuse模块的控制方法，使得在芯片量产测试阶段后，无法对其进行编程操作，以保护内部信息安全。专利CN 104616696A提供一种控制方法，独立控制电源和控制信号端口，提高内容安全、操作灵活性。此外，专利CN 112433970A提供一种efuse控制器，通过脉冲宽度和脉冲间隔的配置来调节strobe信号，使得能够在宽频率范围内实现efuse存储器的读写。但至今尚未发现一种能够检查多个访问源的访问权限、能够调整访问efuse存储器的信号时序的efuse读写访问控制电路及其用于SoC系统的报道。

技术实现思路

[0004]针对现有技术的不足，本专利技术提供了一种efuse读写访问控制电路及其SoC系统，使得能够检查多个访问源的访问权限，能够调整访问efuse存储器的信号时序，对efuse的读写访问可以调整脉冲时序，同时可以对efuse的内容进行保护，从而提高数据安全性和读写便利性。
[0005]本专利技术通过以下技术方案予以实现：一种efuse读写访问控制电路，包含：权限检查模块：对所有对本电路的读写访问进行解析，判断访问源的读写权限；脉冲参数配置模块：用于设定脉冲宽度、脉冲间隔；状态控制模块：收到所述权限检查模块的合法读写访问，加载所述脉冲参数配置模块中设定的所述脉冲宽度、所述脉冲间隔，完成跳转；所述状态控制模块和所述脉冲参数配置模块可以调整读写访问efuse存储器的访问时序；脉冲生成模块：根据所述状态控制模块中的状态机生成读、写控制信号。
[0006]优选的，在所述权限检查模块中，对所有对本电路的读写访问，包含对efuse存储器的读写访问和对所述脉冲参数配置模块的读写访问；对所述efuse存储器的读写访问发送给所述状态控制模块处理；所述权限检查模块登记非法的读写访问。
[0007]优选的，所述访问源不止一个，包含测试接口、核心、安全控制模块等具备访问系
统地址空间行为的电路。
[0008]优选的，所述脉冲宽度和所述脉冲间隔分别是一组二进制值，根据供给efuse读写访问控制电路的时钟、efuse存储器的访问时序进行配置。
[0009]优选的，所述状态控制模块的输入为所述权限检查模块输出的合法读写访问、所述脉冲参数配置模块输出的脉冲宽度、脉冲间隔，输出状态机给所述脉冲生成模块；所述脉冲宽度的作用是所述状态控制模块对模块内的时钟进行计数，当计数值等于脉冲的宽度时，所述状态机跳转到下一个状态；所述脉冲间隔的作用是所述状态控制模块对模块内的时钟进行计数，当计数值等于脉冲的间隔时，所述状态机跳转到下一个状态。
[0010]优选的，所述脉冲生成模块输入所述状态控制模块的状态机的二进制值，输出符合efuse存储器的读、写控制信号。
[0011]本专利技术还提供了如下技术方案：一种SoC系统，包含：设备1
…
设备n、TAP控制器、系统总线、外部挂载efuse存储器、JTAG接口和权利要求1
‑
6任一项所述的efuse控制电路；所述设备1
…
设备n通过系统总线访问efuse控制电路，外部JTAG接口通过TAP控制器访问efuse控制电路。
[0012]本专利技术具有以下有益效果：（1）通过权限检查模块控制efuse存储器读写访问电路和efuse读写参数配置电路的权限，允许多个访问源访问efuse存储器，根据实际使用情况限定访问源对efuse存储器访问的权限；（2）通过脉冲参数配置模块配置读写efuse信号的时序，通过调整脉冲的时序提高了测试阶段efuse读写测试的正确性和不同芯片使用上的便利性。
附图说明
[0013]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0014]图1是本专利技术提供的efuse读写访问控制电路的结构示意图。
[0015]图2是本专利技术实施例一中efuse读写访问控制电路SoC系统的示意图。
[0016]图3是本专利技术实施例二中调整efuse存储器控制写时序的示意图。
[0017]图4是本专利技术实施例二中调整efuse存储器控制读时序的示意图。
具体实施方式
[0018]为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0019]实施例一：本专利技术提供了一种efuse读写访问控制电路，如图1所示，efuse读写访问控制电路
包含状态控制模块、脉冲生成模块、权限检查模块、脉冲参数配置模块。脉冲参数配置模块用于设定脉冲宽度、脉冲间隔。状态控制模块收到权限检查模块的合法读写访问，加载脉冲参数配置模块中设定的脉冲宽度、脉冲间隔，完成跳转。脉冲生成模块根据状态控制模块中的状态机生成读、写控制信号。
[0020]本实施例中的SoC系统应用本专利技术提供的efuse读写访问控制电路。请参见图2，本专利技术的电路用于一种SoC系统，SoC系统包含设备1
…
设备n、TAP控制器、系统总线、efuse控制电路，外部挂载efuse存储器、JTAG接口，该设备可以是CPU、安全控制核心等。设备1
…
设备n通过系统总线访问efuse控制电路，外部JTAG接口通过TAP控制器访问efuse控制电路。
[0021]权限检查模块对所有对本电路的读写访问进行解析，包含对efuse存储器的读写访问，对脉冲参数配置模块的读写访问，判断访问源的读写权限。对efuse存储器的读写访问发送给状态控制模块处理。访问源不止一个，包含测试接口、核心、安全控制模块等具备访问系统地址空间行为的电路。权限检查模块登记非法的读写本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种efuse读写访问控制电路，其特征在于，包含：权限检查模块：对所有对本电路的读写访问进行解析，判断访问源的读写权限；脉冲参数配置模块：用于设定脉冲宽度、脉冲间隔；状态控制模块：收到所述权限检查模块的合法读写访问，加载所述脉冲参数配置模块中设定的所述脉冲宽度、所述脉冲间隔，完成跳转；脉冲生成模块：根据所述状态控制模块中的状态机生成读、写控制信号。2.根据权利要求1所述的一种efuse读写访问控制电路，其特征在于，在所述权限检查模块中，对所有对本电路的读写访问，包含对efuse存储器的读写访问和对所述脉冲参数配置模块的读写访问；对所述efuse存储器的读写访问发送给所述状态控制模块处理；所述权限检查模块登记非法的读写访问。3.根据权利要求1所述的一种efuse读写访问控制电路，其特征在于，所述访问源不止一个，包含测试接口、核心、安全控制模块，均为具备访问系统地址空间行为的电路。4.根据权利要求1所述的一种efuse读写访问控制电路，其特征在于，所述脉冲宽度和所述脉冲间隔分别是一组二进制值，根据供给efuse读写访问控制电路的时钟、efuse存储器的访问时序进...

【专利技术属性】
技术研发人员：王亚军，毕立强，赵达，周昱，张荣，
申请(专利权)人：中电科申泰信息科技有限公司，
类型：发明
国别省市：