一种基于FPGA的神经元硬件系统技术方案

本发明专利技术公开了一种基于FPGA的神经元硬件系统包括第一多路选择器、控制器和神经元实现电路；第一多路选择器的输入端分别连接取值有限信号、接地和接权值地址信号，信号输出端连接神经元实现电路的取值有限信号输入端；控制器的时钟信号输入端分别连接时钟信号、复位信号和神经元实现电路的脉冲信号输出端，输出端连接神经元实现电路的复位信号输入端；神经元实现电路的权值地址信号输入端分别连接权值地址信号、时钟信号、权值有限信号和脉冲输入信号，输出端分别连接神经元硬件系统的权值输出端和神经元硬件系统的脉冲信号输出端。本发明专利技术的神经元硬件系统在FPGA上硬件化，占用资源少，功耗小，运算快；同时，利用FPGA进一步增加了运算速度。了运算速度。了运算速度。

【技术实现步骤摘要】
一种基于FPGA的神经元硬件系统


[0001]本专利技术涉及一种神经元硬件系统，具体涉及一种基于FPGA的神经元硬件系统。

技术介绍

[0002]近年来，脉冲之间依赖可塑性算法(Spike
‑
Time
‑
Dependent
‑
Plasticity，STDP)逐渐成为SNN模型的主流学习算法之一，并逐渐开始应用于例如FPGA和专用集成电路等硬件终端上，现阶段的研究使得软件在数据集上分类的准确率可达到98.9％。许多研究工作者开始着眼于将STDP算法与SNN模型硬件化研究，使得取得很好的分类性能的同时能够减少大数据学习分类时间。
[0003]目前，针对现有脉冲神经网络SNN图像分类模型中存在的资源占用高和运算较复杂等实际约束问题，可通过卷积归一化和首脉冲时间编码完成了从灰度图像到脉冲序列的转换，结合经典的脉冲时间依赖可塑性算法STDP与侧向抑制算法实现了网络自分类，通过引入自适应阈值保证了脉冲传递的稀疏性和学习特征的特异性，有效抑制了过拟合的出现，有利于软件算法向硬件平台的底层移植，可为高效率低功耗的小型智能化硬件终端的边缘计算方案实现提供参考。
[0004]其中，由于LIF(leaky integrate
‑
and
‑
fire)模型细胞膜是不断进行膜内外离子的交换，所以当只有一次输入时，电压会自动发生泄漏逐渐回落到静息状态。对于LIF神经元模型一般是认为先下降低于静息膜电位，再上升的静息电位处，而IF神经元模型一般是认为直接回落到静息状态处。因此，LIF神经元模型比IF神经元模型更加接近真实的生物神经元。可以基于自适应阀值的STDP的脉冲神经网络模型，以泄露的累积发放LIF神经元模型作为网络节点来构建基本结构。
[0005]因此，亟需一种基于FPGA的神经元硬件系统，来解决LIF神经元模型的构建问题。

技术实现思路

[0006]本专利技术针对现有技术中的不足，提供一种基于FPGA的神经元硬件系统，以解决自适应阀值的STDP的脉冲神经网络模型中，LIF神经元模型的构建问题。
[0007]一种基于FPGA的神经元硬件系统，其特征在于：包括第一多路选择器、控制器和神经元实现电路；所述第一多路选择器的第一路信号输入端连接取值有限信号，第一多路选择器的第二路信号输入端接地，第一多路选择器的选择信号输入端连接权值地址信号，第一多路选择器的信号输出端连接神经元实现电路的取值有限信号输入端；所述控制器的时钟信号输入端连接时钟信号，控制器的复位信号输入端连接复位信号，控制器的脉冲信号输入端连接神经元实现电路的脉冲信号输出端，控制器的输出端连接神经元实现电路的复位信号输入端；所述神经元实现电路的权值地址信号输入端连接权值地址信号，神经元实现电路的权值时钟信号输入端连接时钟信号，神经元实现电路的权值有限信号输入端连接权值有限信号，神经元实现电路的脉冲信号输入端连接脉冲输入信号，神经元实现电路的权值输出端连接神经元硬件系统的权值输出端，神经元实现电路的脉冲信号输出端连接神
经元硬件系统的脉冲信号输出端。
[0008]为优化上述技术方案，采取的具体措施还包括：
[0009]进一步地，所述控制器包括第二多路选择器和第一寄存器；所述第二多路选择器的第一路信号输入端接地，第二多路选择器的第二路信号输入端连接控制器的脉冲信号输入端，第二多路选择器的信号输出端连接第一寄存器的信号输入端，第二多路选择器的选择信号输入端连接第一寄存器的信号输出端；所述第一寄存器的时钟信号输入端连接控制器的时钟信号输入端，第一寄存器的置位信号输入端连接控制器的复位信号输入端，第一寄存器的信号输出端连接控制器的输出端。
[0010]进一步地，所述神经元实现电路包括存储器、第一比较器、第三多路选择器、第四多路选择器、第二寄存器、累加器、第三寄存器和第二比较器；所述存储器的输入端连接神经元实现电路的权值地址信号输入端，存储器的信号输出端连接第四多路选择器的第一路信号输入端；所述第一比较器的第一输入端连接神经元实现电路的权值地址信号输入端，第一比较器的第二输入端接高低电平，第一比较器的信号输出端分别连接第三多路选择器的选择信号输入端和第三寄存器的使能信号输入端；所述第四多路选择器的第二路信号输入端接地，第四多路选择器的信号输出端连接第三多路选择器的第一路信号输入端，第四多路选择器的选择信号输入端连接神经元实现电路的取值有限信号输入端；所述第三多路选择器的第二路信号输入端接地；所述第二寄存器的时钟信号输入端连接神经元实现电路的权值时钟信号输入端，第二寄存器的信号输入端连接神经元实现电路的权值有限信号输入端，第二寄存器的信号输出端分别连接第三寄存器的信号输入端和累加器的第三输入端；所述第三寄存器的时钟信号输入端连接神经元实现电路的权值时钟信号输入端，第三寄存器的信号输出端连接神经元实现电路的权值输出端；所述累加器的第一输入端连接神经元实现电路的复位信号输入端，累加器的第二输入端连接神经元实现电路的脉冲信号输入端，累加器的输出端连接第二比较器的第一输入端；第二比较器的第二输入端接高低电平，第二比较器的信号输出端连接神经元实现电路的脉冲信号输出端。
[0011]进一步地，第一比较器采用小于比较器，第二比较器采用大于等于比较器。
[0012]进一步地，所述第二寄存器设有32个。
[0013]进一步地，所述第三寄存器设有32个。
[0014]进一步地，所述累加器包括加法器和第四寄存器；所述加法器的第二路信号输入端连接累加器的第三输入端，加法器的第一路信号输入端连接第四寄存器的信号输出端，加法器的信号输出端连接第四寄存器的信号输入端；所述第四寄存器的时钟信号输入端C连接累加器的第二输入端，第四寄存器的复位信号输入端连接累加器的第一输入端，第四寄存器的信号输出端连接累加器的输出端。
[0015]进一步地，所述第四寄存器设有64个。
[0016]本专利技术的有益效果是：
[0017]本专利技术通过基于FPGA的神经元硬件系统的设置，可以避免通过软件算法实现时，因在多次迭代运算中，占用大量内存，占用大量资源，运算速度慢的问题；该神经元硬件系统在FPGA上硬件化，占用资源少，功耗小，运算快；同时，由于FPGA具有并行运行优势，进一步增加了本神经元硬件系统的运算速度。
附图说明
[0018]图1为本专利技术所提出的一种基于FPGA的神经元硬件系统的结构示意图；
[0019]图2为本专利技术所提出的一种基于FPGA的神经元硬件系统的内部结构示意图；
[0020]图3为本专利技术所提出的一种基于FPGA的神经元硬件系统的控制器的结构示意图；
[0021]图4为本专利技术所提出的一种基于FPGA的神经元硬件系统的神经元实现电路的结构示意图；
[0022]图5为本专利技术所提出的一种基于FPGA的神经元硬件系统的累加器的结构示意图；
[0023]图6为现有技术中LIF神经元模型的示意图。
具体实施本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于FPGA的神经元硬件系统，其特征在于：包括第一多路选择器、控制器和神经元实现电路；所述第一多路选择器的第一路信号输入端连接取值有限信号，第一多路选择器的第二路信号输入端接地，第一多路选择器的选择信号输入端连接权值地址信号，第一多路选择器的信号输出端连接神经元实现电路的取值有限信号输入端；所述控制器的时钟信号输入端连接时钟信号，控制器的复位信号输入端连接复位信号，控制器的脉冲信号输入端连接神经元实现电路的脉冲信号输出端，控制器的输出端连接神经元实现电路的复位信号输入端；所述神经元实现电路的权值地址信号输入端连接权值地址信号，神经元实现电路的权值时钟信号输入端连接时钟信号，神经元实现电路的权值有限信号输入端连接权值有限信号，神经元实现电路的脉冲信号输入端连接脉冲输入信号，神经元实现电路的权值输出端连接神经元硬件系统的权值输出端，神经元实现电路的脉冲信号输出端连接神经元硬件系统的脉冲信号输出端。2.根据权利要求1所述的一种基于FPGA的神经元硬件系统，其特征在于：所述控制器包括第二多路选择器和第一寄存器；所述第二多路选择器的第一路信号输入端接地，第二多路选择器的第二路信号输入端连接控制器的脉冲信号输入端，第二多路选择器的信号输出端连接第一寄存器的信号输入端，第二多路选择器的选择信号输入端连接第一寄存器的信号输出端；所述第一寄存器的时钟信号输入端连接控制器的时钟信号输入端，第一寄存器的置位信号输入端连接控制器的复位信号输入端，第一寄存器的信号输出端连接控制器的输出端。3.根据权利要求1所述的一种基于FPGA的神经元硬件系统，其特征在于：所述神经元实现电路包括存储器、第一比较器、第三多路选择器、第四多路选择器、第二寄存器、累加器、第三寄存器和第二比较器；所述存储器的输入端连接神经元实现电路的权值地址信号输入端，存储器的信号输出端连接第四多路选择器的第一路信号输入端；所述第一比较器的第一输入端连接神经元实现电路的权值地址信号输入端，第一比较器的第二输入端接高低电平，第一比较器的信号...

【专利技术属性】
技术研发人员：钟雪燕，韩世东，刘斌涛，辛建芳，周静，
申请(专利权)人：南京铁道职业技术学院，
类型：发明
国别省市：