数据请求处理方法、装置、电子设备和存储介质制造方法及图纸

本公开涉及电数字数据处理技术领域，尤其涉及一种数据请求处理方法、装置、电子设备和存储介质。所述方法包括：从多个缓存单元中，确定待处理的数据请求对应的目标缓存单元；将所述待处理的数据请求写入所述目标缓存单元对应的目标请求缓冲器中；从所述目标请求缓冲器中取出数据请求进行处理。本公开通过请求缓冲器缓冲待处理的数据请求，对相关技术中的多线程架构进行改进，有利于单个缓存单元处理更多的线程，从而能够从整体上提高缓存访问的效率。率。率。

【技术实现步骤摘要】
数据请求处理方法、装置、电子设备和存储介质


[0001]本公开涉及电数字数据处理
，尤其涉及一种数据请求处理方法、数据请求处理装置、电子设备、存储介质和程序产品。

技术介绍

[0002]在 GPU（Graphics Processing Unit，图形处理器）内部存在多级缓存（cache），用于减小GPU从外部存储器件访问数据带来的延迟。GPU本身可以并行处理多种不同指令、不同线程的数据访问操作。与CPU（Central Processing Unit，中央处理器）不同，GPU芯片内部往往同时处理多个程序块，每个程序块通常又被分成多个线程进行处理。如何提高数据请求处理的效率，是亟待解决的技术问题。

技术实现思路

[0003]本公开提供了一种数据请求处理技术方案。
[0004]根据本公开的一方面，提供了一种数据请求处理方法，包括：从多个缓存单元中，确定待处理的数据请求对应的目标缓存单元；将所述待处理的数据请求写入所述目标缓存单元对应的目标请求缓冲器中；从所述目标请求缓冲器中取出数据请求进行处理。
[0005]在一种可能的实现方式中，所述从所述目标请求缓冲器中取出数据请求进行处理，包括：对所述目标请求缓冲器中的数据请求进行合并，得到合并请求，并将所述合并请求写入所述目标请求缓冲器对应的目标合并缓冲器中；从所述目标合并缓冲器中取出合并请求进行处理。
[0006]在一种可能的实现方式中，所述对所述目标请求缓冲器中的数据请求进行合并，得到合并请求，并将所述合并请求写入所述目标请求缓冲器对应的目标合并缓冲器中，包括：响应于所述目标请求缓冲器中的数据请求的数量大于或等于N，从所述目标请求缓冲器中取出N个数据请求，其中，N为大于或等于2的整数；对所述N个数据请求进行合并，得到M个合并请求，并将所述M个合并请求写入所述目标请求缓冲器对应的目标合并缓冲器中，其中，M为大于0且小于或等于N的整数。
[0007]在一种可能的实现方式中，所述对所述N个数据请求进行合并，得到M个合并请求，包括：对所述N个数据请求中，所请求的数据位于同一缓存行的数据请求进行合并，得到M个合并请求。
[0008]在一种可能的实现方式中，所述从所述目标请求缓冲器中取出N个数据请求，包括：从所述目标请求缓冲器中取出最先写入的N个数据请求。
[0009]在一种可能的实现方式中，所述从所述目标合并缓冲器中取出合并请求进行处理，包括：从所述目标合并缓冲器中取出最先写入的合并请求进行处理。
[0010]在一种可能的实现方式中，所述从多个缓存单元中，确定待处理的数据请求对应的目标缓存单元，包括：对待处理的数据请求的请求地址进行哈希运算，得到所述待处理的数据请求对应的哈希运算结果；根据所述哈希运算结果，从多个缓存单元中，确定所述待处理的数据请求对应的目标缓存单元。
[0011]在一种可能的实现方式中，在所述从多个缓存单元中，确定待处理的数据请求对应的目标缓存单元之前，所述方法还包括：响应于来自于任一线程或任一程序块的原始数据请求，根据预设的拆分粒度，将所述原始数据请求拆分为至少一个待处理的数据请求。
[0012]在一种可能的实现方式中，所述方法还包括：根据指定数据接口的位宽，确定所述预设的拆分粒度。
[0013]在一种可能的实现方式中，在所述将所述原始数据请求拆分为至少一个待处理的数据请求之后，所述方法还包括：对于任一待处理的数据请求，响应于所述待处理的数据请求所请求的数据位于两个以上缓存行中，对所述待处理的数据请求进行标记。
[0014]根据本公开的一方面，提供了一种数据请求处理装置，包括：第一确定模块，用于从多个缓存单元中，确定待处理的数据请求对应的目标缓存单元；写入模块，用于将所述待处理的数据请求写入所述目标缓存单元对应的目标请求缓冲器中；取出模块，用于从所述目标请求缓冲器中取出数据请求进行处理。
[0015]在一种可能的实现方式中，所述取出模块用于：对所述目标请求缓冲器中的数据请求进行合并，得到合并请求，并将所述合并请求写入所述目标请求缓冲器对应的目标合并缓冲器中；从所述目标合并缓冲器中取出合并请求进行处理。
[0016]在一种可能的实现方式中，所述取出模块用于：响应于所述目标请求缓冲器中的数据请求的数量大于或等于N，从所述目标请求缓冲器中取出N个数据请求，其中，N为大于或等于2的整数；对所述N个数据请求进行合并，得到M个合并请求，并将所述M个合并请求写入所述目标请求缓冲器对应的目标合并缓冲器中，其中，M为大于0且小于或等于N的整数。
[0017]在一种可能的实现方式中，所述取出模块用于：对所述N个数据请求中，所请求的数据位于同一缓存行的数据请求进行合并，得到M个合并请求。
[0018]在一种可能的实现方式中，所述取出模块用于：从所述目标请求缓冲器中取出最先写入的N个数据请求。
[0019]在一种可能的实现方式中，所述取出模块用于：从所述目标合并缓冲器中取出最先写入的合并请求进行处理。
[0020]在一种可能的实现方式中，所述第一确定模块用于：对待处理的数据请求的请求地址进行哈希运算，得到所述待处理的数据请求对应的哈希运算结果；根据所述哈希运算结果，从多个缓存单元中，确定所述待处理的数据请求对应的目标缓存单元。
[0021]在一种可能的实现方式中，所述装置还包括：拆分模块，用于响应于来自于任一线程或任一程序块的原始数据请求，根据预设的拆分粒度，将所述原始数据请求拆分为至少一个待处理的数据请求。
[0022]在一种可能的实现方式中，所述装置还包括：第二确定模块，用于根据指定数据接口的位宽，确定所述预设的拆分粒度。
[0023]在一种可能的实现方式中，所述装置还包括：标记模块，用于对于任一待处理的数据请求，响应于所述待处理的数据请求所请求的数据位于两个以上缓存行中，对所述待处理的数据请求进行标记。
[0024]根据本公开的一方面，提供了一种电子设备，包括：一个或多个处理器；用于存储可执行指令的存储器；其中，所述一个或多个处理器被配置为调用所述存储器存储的可执行指令，以执行上述方法。
[0025]在一种可能的实现方式中，所述处理器包括地址均衡分配模块、多个请求缓冲器和多个合并缓冲器，其中，所述地址均衡分配模块与所述多个请求缓冲器分别连接，所述多个请求缓冲器和所述多个合并缓冲器一一对应，且请求缓冲器连接至相应的合并缓冲器；其中，所述地址均衡分配模块用于从多个缓存单元中，确定待处理的数据请求对应的目标缓存单元；所请求缓冲器用于缓冲数据请求；所述合并缓冲器用于缓冲相应的请求缓冲器中的待处理的数据请求合并得到的合并请求。
[0026]根据本公开的一方面，提供了一种计算机可读存储介质，其上存储有计算机程序指令，所述计算机程序指令被处理器执行时实现上述方法。
[0027]根据本公开的一方面，提供了一种计算机程序产品，包括计算机可读代码，或者承载有计算机可读代码的非易失性计算机可读存储介质，当所述计算机可读代码在本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种数据请求处理方法，其特征在于，包括：从多个缓存单元中，确定待处理的数据请求对应的目标缓存单元；将所述待处理的数据请求写入所述目标缓存单元对应的目标请求缓冲器中；从所述目标请求缓冲器中取出数据请求进行处理。2.根据权利要求1所述的方法，其特征在于，所述从所述目标请求缓冲器中取出数据请求进行处理，包括：对所述目标请求缓冲器中的数据请求进行合并，得到合并请求，并将所述合并请求写入所述目标请求缓冲器对应的目标合并缓冲器中；从所述目标合并缓冲器中取出合并请求进行处理。3.根据权利要求2所述的方法，其特征在于，所述对所述目标请求缓冲器中的数据请求进行合并，得到合并请求，并将所述合并请求写入所述目标请求缓冲器对应的目标合并缓冲器中，包括：响应于所述目标请求缓冲器中的数据请求的数量大于或等于N，从所述目标请求缓冲器中取出N个数据请求，其中，N为大于或等于2的整数；对所述N个数据请求进行合并，得到M个合并请求，并将所述M个合并请求写入所述目标请求缓冲器对应的目标合并缓冲器中，其中，M为大于0且小于或等于N的整数。4.根据权利要求3所述的方法，其特征在于，所述对所述N个数据请求进行合并，得到M个合并请求，包括：对所述N个数据请求中，所请求的数据位于同一缓存行的数据请求进行合并，得到M个合并请求。5.根据权利要求3或4所述的方法，其特征在于，所述从所述目标请求缓冲器中取出N个数据请求，包括：从所述目标请求缓冲器中取出最先写入的N个数据请求。6.根据权利要求2至4中任意一项所述的方法，其特征在于，所述从所述目标合并缓冲器中取出合并请求进行处理，包括：从所述目标合并缓冲器中取出最先写入的合并请求进行处理。7.根据权利要求1至4中任意一项所述的方法，其特征在于，所述从多个缓存单元中，确定待处理的数据请求对应的目标缓存单元，包括：对待处理的数据请求的请求地址进行哈希运算，得到所述待处理的数据请求对应的哈希运算结果；根据所述哈希运算结果，从多个缓存单元中，确定所述待处理的数据请求对应的...

【专利技术属性】
技术研发人员：请求不公布姓名，
申请(专利权)人：摩尔线程智能科技北京有限责任公司，
类型：发明
国别省市：