驱动特性自适应调整的输出缓冲电路制造技术

本发明专利技术提出了一种用于各类高压集成电路的输出缓冲电路，该电路包括：P端反相器链、N端反相器链、n个P端输出反相器、n个N端输出反相器、n个P端输出PMOS管、n个N端输出NMOS管、n个P端输出反相器控制开关、n个N端输出反相器控制开关、采样开关SW、工作时序产生电路、负载比较量化电路和驱动电流选择电路。本发明专利技术所提出的输出缓冲电路不需要中断驱动芯片正常工作状态，可以通过自适应识别负载大小和输入控制脉冲的频率实时自适应调整驱动电流，最大程度上提高驱动电路的效率，降低外围电路的设计复杂度，方便用户使用。方便用户使用。方便用户使用。

【技术实现步骤摘要】
驱动特性自适应调整的输出缓冲电路


[0001]本专利技术涉及一种驱动特性自适应调整的输出缓冲电路，属于高压集成电路


技术介绍

[0002]各类电力电子整机系统需要使用的高压集成电路类型繁多，最常用的有高压栅驱动芯片、电机驱动芯片、AC
‑
DC和DC
‑
DC控制器芯片。各类新一代电力电子整机系统对其内部使用的高压集成电路的性能提出了更高的需求，从而进一步提高整机可靠性。通常高压集成电路芯片内部集成有输出缓冲电路，为了保障高压功率器件栅极电容能快速充放电，使器件迅速的饱和导通和可靠关断，要求输出缓冲电路的输出阻抗小，输出电流大(几个安培)。
[0003]图1为现有常规输出缓冲电路结构图，图中或非门NOR1、反相器INV1～INV3链路和与非门NAND1、反相器INV4～INV6链路交叉耦合连接。输入的信号IN分成两路，经过或非门NOR1和反相器链INV1～INV3后，得到A点的信号VA相对输入信号IN产生上升沿延迟td11和下降沿延迟td12。随后，A点的信号VA和输入信号IN通过与非门NAND1进行逻辑运算，在通过反相器链INV4～INV6后，得到B点的信号VB相对输入信号IN产生上升沿延迟td21和下降沿延迟td22。A点信号VA用于驱动MOS管M1，B点信号VB用于驱动MOS管M2，这样VA和VB存在死区时间TD，避免MOS管M1和MOS管M2发生直通。
[0004]当芯片被设计定型之后，上述输出缓冲电路的输出驱动能力将被固化。在实际应用中，为防止VO输出电流对外部待驱动功率开关MOSFET的栅端造成损坏，通常在VO输出端串接一个电阻，以抑制栅端电压过冲影响。当MOSFET栅端等效电容较大时，串接保护电阻需要比较小，反之需要较大串接保护电阻。而比较大的串接保护电阻会带来2个问题：一是电阻上的开关功耗变大，降低驱动电路的效率；二是增加了驱动延时，最终降低系统开关频率。此外，使用串接保护电阻还会增加设计工程师的设计工作量，并且降低整机系统的可靠性。
[0005]申请号为202010319722.9的中国专利技术专利，针对上述问题提出了一种驱动能力可自适应调整的输出缓冲电路及其控制方法。该输出缓冲电路通过自适应识别负载大小和输入控制脉冲的频率，自适应调整驱动电流大小。但是该专利技术专利提出的输出缓冲电路，其工作状态包括驱动能力自适应调整和正常工作两种模式。当电源电压上电之后需要首先开始驱动能力自适应调整模式，然后进入正常工作模式。而在正常工作模式下无法对负载特性的变化进行调整，必须重新进行上电复位才能对负载特性的变化进行调整，这就带来了工作时间不连续的问题。

技术实现思路

[0006]本专利技术的目的是克服现有技术中存在的不足，提供一种驱动特性自适应调整的输出缓冲电路，不需要中断正常工作模式，且可以实时响应负载特性的变化，同时对输出驱动
能力进行实时调整。
[0007]本专利技术提供的驱动特性自适应调整的输出缓冲电路包括：P端反相器链、N端反相器链、n个P端输出反相器、n个N端输出反相器、n个P端输出PMOS管、n个N端输出NMOS管、n个P端输出反相器控制开关、n个N端输出反相器控制开关；所述P端反相器链和N端反相器链内部结构相同，均为级联的反相器，且反相器的驱动能力从前级到后级逐步增大；所述P端反相器链的输入端和N端反相器链的输入端均连接输入数据Din，P端反相器链的输出分别经过n个P端输出反相器控制开关分别连接n个P端输出反相器的输入端，n个P端输出反相器的输出端分别连接n个P端输出PMOS管的栅端；所述N端反相器链的输出分别经过n个N端输出反相器控制开关分别连接n个N端输出反相器的输入端，n个N端输出反相器的输出端分别连接n个N端输出NMOS管的栅端；n个P端输出PMOS管的源端均连接到电源电压VCC，n个N端输出NMOS管的源端均连接到地，n个P端输出PMOS管的漏端和n个N端输出NMOS管的漏端连接在一起产生驱动信号VO；其特征是，驱动信号VO经采样开关采样后连接到负载比较量化电路，负载比较量化电路还连接参考电压Vr、控制时钟Ck1以及工作时序产生电路输出的频率判别码Dfin，负载比较量化电路在参考电压Vr、控制时钟Ck1和频率判别码Dfin的控制下得到负载量化码Dlot，连接到驱动电流选择电路；工作时序产生电路的输入端连接输入数据Din，对输入数据Din的频率进行跟踪判别，得到Din的频率判别码Dfin，并产生高电平不交叠的控制时钟Ck1和控制时钟Ck2；控制时钟Ck1、控制时钟Ck2和负载比较量化电路输出的负载量化码Dlot同时进入驱动电流选择电路，产生n个P端输出反相器控制开关的开关控制信号Kp1～Kpn和n个N端输出反相器控制开关的开关控制信号Kn1～Knn；其中n为任意正整数。
[0008]当电源电压上电之后，工作时序产生电路对输入数据Din的频率进行跟踪判别得到频率判别码Dfin，并产生控制时钟Ck1和控制时钟Ck2；当Ck1时钟有效时，负载比较量化电路根据经采样开关采样的驱动信号VO、参考电压Vr和频率判别码Dfin的状态，先产生一组默认的负载量化码Dlot_pre并进入驱动电流选择电路，驱动电流选择电路将会输出一组默认的开关控制信号Kp1_pre～Kpn_pre和开关控制信号Kn1_pre～Knn_pre，分别控制n个P端输出反相器控制开关和n个N端输出反相器控制开关；驱动信号VO将会在默认的驱动电流作用下对外部负载进行驱动并使得驱动信号VO的电压逐步提高；当Ck1时钟结束时，负载量化码Dlot_pre将会根据此时驱动信号VO的大小进行调整，得到调整后的负载量化码Dlot_lock并保持不变；当Ck2时钟有效时，驱动电流选择电路将会根据负载量化码Dlot_lock输出一组新的开关控制信号Kp1_lock～Kpn_lock和开关控制信号Kn1_lock～Knn_lock，分别控制n个P端输出反相器控制开关和n个N端输出反相器控制开关；驱动信号VO将会在新的驱动电流作用下对外部负载进行驱动并使得驱动信号VO的电压快速上升提高到电源电压VCC；当Ck2时钟结束时，负载量化码Dlot将会被清零，驱动电流选择电路的输出开关控制信号Kp1～Kpn将会同步清零，关断n个P端输出反相器控制开关，并同时打开开关控制信号Kn1～Knn，开启n个N端输出反相器控制开关，驱动信号VO将会从电源电压VCC快速拉低到地电压GND，从而关断外部负载功率器件。
[0009]具体的，所述工作时序产生电路包括：振荡器、脉冲宽度计数器、计数周期选择电路、综合计数器、第一时钟波形产生电路和第二时钟波形产生电路；所述振荡器产生的OSC信号连接到脉冲宽度计数器和综合计数器，输入数据Din同时连接到脉冲宽度计数器和综合计数器；所述脉冲宽度计数器根据OSC信号对输入数据Din的脉冲时间宽度进行计数，并
对计数得到的脉冲时间宽度大小进行跟踪判别和比较量化输出频率判别码Dfin；频率判别码Dfin连接到计数周期选择电路产生综合计数器模式选择信号sel0；所述综合计数器根据本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种驱动特性自适应调整的输出缓冲电路，包括：P端反相器链、N端反相器链、n个P端输出反相器、n个N端输出反相器、n个P端输出PMOS管、n个N端输出NMOS管、n个P端输出反相器控制开关、n个N端输出反相器控制开关；所述P端反相器链和N端反相器链内部结构相同，均为级联的反相器，且反相器的驱动能力从前级到后级逐步增大；所述P端反相器链的输入端和N端反相器链的输入端均连接输入数据Din，P端反相器链的输出分别经过n个P端输出反相器控制开关分别连接n个P端输出反相器的输入端，n个P端输出反相器的输出端分别连接n个P端输出PMOS管的栅端；所述N端反相器链的输出分别经过n个N端输出反相器控制开关分别连接n个N端输出反相器的输入端，n个N端输出反相器的输出端分别连接n个N端输出NMOS管的栅端；n个P端输出PMOS管的源端均连接到电源电压VCC，n个N端输出NMOS管的源端均连接到地，n个P端输出PMOS管的漏端和n个N端输出NMOS管的漏端连接在一起产生驱动信号VO；其特征是，驱动信号VO经采样开关采样后连接到负载比较量化电路，负载比较量化电路还连接参考电压Vr、控制时钟Ck1以及工作时序产生电路输出的频率判别码Dfin，负载比较量化电路在参考电压Vr、控制时钟Ck1和频率判别码Dfin的控制下得到负载量化码Dlot，连接到驱动电流选择电路；工作时序产生电路的输入端连接输入数据Din，对输入数据Din的频率进行跟踪判别，得到Din的频率判别码Dfin，并产生高电平不交叠的控制时钟Ck1和控制时钟Ck2；控制时钟Ck1、控制时钟Ck2和负载比较量化电路输出的负载量化码Dlot同时进入驱动电流选择电路，产生n个P端输出反相器控制开关的开关控制信号Kp1～Kpn和n个N端输出反相器控制开关的开关控制信号Kn1～Knn；其中n为任意正整数。2.根据权利要求1所述的驱动特性自适应调整的输出缓冲电路，其特征是，当电源电压上电之后，工作时序产生电路对输入数据Din的频率进行跟踪判别得到频率判别码Dfin，并产生控制时钟Ck1和控制时钟Ck2；当Ck1时钟有效时，负载比较量化电路根据经采样开关采样的驱动信号VO、参考电压Vr和频率判别码Dfin的状态，先产生一组默认的负载量化码Dlot_pre并进入驱动电流选择电路，驱动电流选择电路将会输出一组默认的开关控制信号Kp1_pre～Kpn_pre和开关控制信号Kn1_pre～Knn_pre，分别控制n个P端输出反相器控制开关和n个N端输出反相器控制开关；驱动信号VO将会在默认的驱动电流作用下对外部负载进行驱动并使得驱动信号VO的电压逐步提高；当Ck1时钟结束时，负载量化码Dlot_pre将会根据此时驱动信号VO的大小进行调整，得到调整后的负载量化码Dlot_lock并保持不变；当Ck2时钟有效时，驱动电流选择电路将会根据负载量化码Dlot_lock输出一组新的开关控制信号Kp1_lock～Kpn_lock和开关控制信号Kn1_lock～Knn_lock，分别控制n个P端输出反相器控制开关和n个N端输出反相器控制开关；驱动信号VO将会在新的驱动电流作用下对外部负载进行驱动并使得驱动信号VO的电压快速上升提高到电源电压VCC；当Ck2时钟结束时，负载量化码Dlot将会被清零，驱动电流选择电路的输出开关控制信号Kp1～Kpn将会同步清零，关断n个P端输出反相器控制开关，并同时打开开关控制信号Kn1～Knn，开启n个N端输出反相器控制开关，驱动信号VO将会从电源电压VCC快速拉低到地电压GND，从而关断外部负载功率器件。3.根据权利要求1所述的驱动特性自适应调整的输出缓冲电路，其特征是，所述工作时序产生电路包括：振荡器(31)、脉冲宽度计数器(32)、计数周期选择电路(33)、综合计数器(34)、第一时钟波形产生电路(35)和第二时钟波形产生电路(36)；所述振荡器(31)产生的
OSC信号连接到脉冲宽度计数器(32)和综合计数器(34)，输入数据Din同时连接到脉冲宽度计数器(32)和综合计数器(34)；所述脉冲宽度计数器(32)根据OSC信号对输入数据Din的脉冲时间宽度进行计数，并对计数得到的脉冲时间宽度大小进行跟踪判别和比较量化输出频率判别码Dfin；频率判别码Dfin连接到计数周期选择电路(33)产生综合计数器模式选择信号sel0；所述综合计数器(34)根据模式选择信号sel0、OSC信号和输入数据Din产生时钟控制信号ct1和时钟控制信号ct2；最后时钟控制信号ct1和时钟控制信号ct2分别连接到第一时钟波形产生电路(35)和第二时钟波形产生电路(36)，第一时钟波形产生电路(35)和第二时钟波形产生电路(36)分别输出最终的控制时钟Ck1和控制时钟Ck2。4.根据权利要求3所述的驱动特性自适应调整的输出缓冲电路，其特征是，芯片上电之后，OSC信号开始有效；当输入数据Din开始出现低电平转高电平上升沿时，所述脉冲宽度计数器(32)和综合计数器(34)均开始计数，同时...

【专利技术属性】
技术研发人员：袁波，吴殿升，邹勇，史春杰，
申请(专利权)人：无锡格兰德微电子科技有限公司，
类型：发明
国别省市：