一种低RC负载的阵列基板和显示面板制造技术

本实用新型专利技术公开了一种低RC负载的阵列基板，包括第一衬底以及在所述第一衬底上依次制作的栅电路层、第一绝缘层、有源层、源漏电路层、第二绝缘层、像素电极层、第三绝缘层和公共电极层，所述源漏电路层包括多条数据线，所述公共电极层包括多个公共电极块，各个公共电极块延伸至与之对应的数据线上方，并与该数据线通过所述第二绝缘层和第三绝缘层相间隔。该阵列基板可降低数据线和公共电极之间的RC负载。本实用新型专利技术还公开了一种显示面板，包括上述阵列基板。列基板。列基板。

【技术实现步骤摘要】
一种低RC负载的阵列基板和显示面板


[0001]本技术涉及显示领域，尤其涉及一种低RC负载的阵列基板和显示面板。

技术介绍

[0002]显示面板一般由呈阵列分布的像素单元、横向设置的多条栅极线以及纵向设置的多条数据线所构成，所述栅极线负责提供驱动电压，以使同一行的各个像素单元的晶体管打开，所述数据线负责提供显示电压，以使同一列的各个像素单元的像素电极显示。
[0003]如专利号为CN201510458519.9的中国专利中公开了一种像素阵列，其特征在于，设置于一阵列基板上，该像素阵列包括：多个像素行，各该像素行包括：一第一栅极线；一第二栅极线，该第一栅极线与该第二栅极线沿一第一方向依序排列；多个子像素，沿一第二方向设置于该第一栅极线与该第二栅极线之间，其中一部分的这些子像素与该第一栅极线电性连接，且另一部分的这些子像素与该第二栅极线电性连接；以及多条数据线，各该数据线包括一主干部、一分支部以及一连接部，其中：这些数据线的这些主干部沿该第二方向依序排列并与该第一栅极线与该第二栅极线相交；这些数据线的这些分支部与这些主干部沿该第二方向交替排列，且各该子像素设置于任两相邻的该主干部与该分支部之间；以及各该数据线的该连接部设置于该第一栅极线与该第二栅极线之间并与该主干部与该分支部电性连接，且各该连接部沿该第二方向贯穿对应的该子像素。
[0004]在现有技术中，数据线和公共电极之间因耦合会产生RC负载，而数据线和公共电极之间仅通过一层绝缘层来间隔，间距较小，RC负载较大，影响显示效果。

技术实现思路

>[0005]为了解决上述现有技术的不足，本技术提供一种阵列基板，可降低数据线和公共电极之间的RC负载。
[0006]本技术还提供一种显示面板，包括上述阵列基板。
[0007]本技术所要解决的技术问题通过以下技术方案予以实现：
[0008]一种低RC负载的阵列基板，包括第一衬底以及在所述第一衬底上依次制作的栅电路层、第一绝缘层、有源层、源漏电路层、第二绝缘层、像素电极层、第三绝缘层和公共电极层，所述源漏电路层包括多条数据线，所述公共电极层包括多个公共电极块，各个公共电极块延伸至与之对应的数据线上方，并与该数据线通过所述第二绝缘层和第三绝缘层相间隔。
[0009]进一步地，所述栅电路层包括多条扫描线和多个栅电极，各条扫描线沿横向方向延伸，并沿纵向方向平行排列，各条数据线沿纵向方向延伸，并沿横向方向平行排列；各条扫描线和各条数据线之间纵横交错，以界定出呈阵列分布的多个像素区域；各个栅电极位于对应的像素区域内，并与对应的扫描线相连接。
[0010]进一步地，所述像素电极层包括多个像素电极块，所述有源层包括多个半导体硅岛，所述源漏电路层还包括多个源电极和多个漏电极；各个像素电极块、半导体硅岛、源电
极、漏电极和公共电极块均位于对应的像素区域内，其中，各个半导体硅岛位于对应的栅电极上方，各个源电极的一端与对应的数据线相连接，另一端延伸至对应的半导体硅岛的一端上，各个漏电极的一端与对应的像素电极块相连接，另一端延伸至对应的半导体硅岛的另一端上；各个半导体硅岛上的源电极和漏电极相隔开。
[0011]进一步地，所述第一绝缘层和第二绝缘层为无机绝缘层，所述第三绝缘层为有机绝缘层。
[0012]进一步地，所述栅电路层和源漏电路层为金属电路层。
[0013]进一步地，所述像素电极层和公共电极层为透明电极层。
[0014]进一步地，所述第一绝缘层设置有多个掏空区域，各个掏空区域位于对应的公共电极块和数据线之间的重叠区域下方；各条数据线下沉于对应的掏空区域内，直接与所述第一衬底相接触。
[0015]进一步地，所述第二绝缘层包括多个绝缘块，各个绝缘块位于对应的公共电极块和数据线之间。
[0016]一种显示面板，包括彩膜基板以及上述的阵列基板，所述彩膜基板和阵列基板之间相对设置。
[0017]本技术具有如下有益效果：该阵列基板在制作所述源漏电路层之后，制作所述像素电极层之前，在所述源漏电路层的数据线上再制作一层第二绝缘层，使得各个公共电极块和与之对应的数据线之间的重叠区域由现有技术中的单层绝缘层间隔，变为两层绝缘层间隔，增加了各个公共电极和与之对应的数据线之间的间隔距离，降低了两者间因耦合而产生的RC负载，改善了显示效果。
附图说明
[0018]图1为本技术提供的阵列基板的平面示意图；
[0019]图2为图1所示的阵列基板的A
‑
A剖视图；
[0020]图3为图1所示的阵列基板的B
‑
B剖视图；
[0021]图4为本技术提供的显示面板的结构示意图；
[0022]图5为图4所示的显示面板中CF彩膜层的结构示意图。
具体实施方式
[0023]下面结合附图和实施例对本技术进行详细的说明，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本技术，而不能理解为对本技术的限制。
[0024]在本技术的描述中，需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。
[0025]此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相
对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括一个或者多个该特征。在本技术的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
[0026]在本技术中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”、“设置”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本技术中的具体含义。
[0027]实施例一
[0028]如图1
‑
3所示，一种低RC负载的阵列基板，包括第一衬底11以及在所述第一衬底11上依次制作的栅电路层、第一绝缘层13、有源层、源漏电路层、第二绝缘层16、像素电极层、第三绝缘层18和公共电极层，所述源漏电路层包括多条数据线15，所述公共电极层包括多个公共电极块19，各个公共电极块19延伸至与之对应的数据线15上方，并和与之对应的数据线15之间的重叠区域通过所述第二绝缘层16和第三绝缘层18相间隔。...

【技术保护点】

【技术特征摘要】
1.一种低RC负载的阵列基板，包括第一衬底以及在所述第一衬底上依次制作的栅电路层、第一绝缘层、有源层、源漏电路层、第二绝缘层、像素电极层、第三绝缘层和公共电极层，所述源漏电路层包括多条数据线，所述公共电极层包括多个公共电极块，其特征在于，各个公共电极块延伸至与之对应的数据线上方，并与该数据线通过所述第二绝缘层和第三绝缘层相间隔。2.根据权利要求1所述的低RC负载的阵列基板，其特征在于，所述栅电路层包括多条扫描线和多个栅电极，各条扫描线沿横向方向延伸，并沿纵向方向平行排列，各条数据线沿纵向方向延伸，并沿横向方向平行排列；各条扫描线和各条数据线之间纵横交错，以界定出呈阵列分布的多个像素区域；各个栅电极位于对应的像素区域内，并与对应的扫描线相连接。3.根据权利要求2所述的低RC负载的阵列基板，其特征在于，所述像素电极层包括多个像素电极块，所述有源层包括多个半导体硅岛，所述源漏电路层还包括多个源电极和多个漏电极；各个像素电极块、半导体硅岛、源电极、漏电极和公共电极块均位于对应的像素区域内，其中，各个半导体硅岛位于对应的栅电极上方，各个源电极的一端与对应的数据线相连接，另一端延伸至对应的半导体硅岛的一端...

【专利技术属性】
技术研发人员：张东琪，伍小丰，付浩，董欣，王新志，
申请(专利权)人：信利仁寿高端显示科技有限公司，
类型：新型
国别省市：