一种用于变电站GIS局部放电特高频信号检测的超高速采集装置制造方法及图纸

本发明专利技术公开了一种用于变电站GIS局部放电特高频信号检测的超高速采集装置，由UHF信号接收模块、前置放大模块、4个高速ADC(模数转换器）和高速FPGA组成；其中FPGA内部由数字时钟管理DCM、4个采集模块、数据拼接模块和数据处理模块组成。其特征在于：所述UHF信号接收模块输出端连接前置放大模块输入端；前置放大模块的4个输出端分别与4个ADC的输入端连接；每个ADC的数据总线分别与对应的FPGA内部的采集模块连接，每个ADC的时钟端分别与对应的FPGA内部DCM的输出时钟连接；FPGA内部的4个采集模块的时钟输入端分别和对应的DCM的输出时钟连接，而数据输出端分别连接数据拼接模块的输入端；数据拼接模块输出端连接数据处理模块。本发明专利技术的优点是：通过时钟相位偏移的方式，多路高速ADC对同一GIS局放特高频信号进行同步采集，再进行数据拼接，在时钟频率不变的情况下，采集装置等效采样率提升了4倍，达到400Msps及以上，有利于对局放信号进行精细化的分析，提升系统诊断的置信度，并提高故障定位精度。并提高故障定位精度。并提高故障定位精度。

【技术实现步骤摘要】
一种用于变电站GIS局部放电特高频信号检测的超高速采集装置


[0001]本专利技术涉及在变电站GIS局放信号特高频检测领域，具体是一种用于变电站GIS局部放电特高频信号检测的超高速采集装置。

技术介绍

[0002]电力系统中气体绝缘组合电器（gas insulated switchgear, GIS）设备在工作的过程中会产生不同程度和形式的局部放电（partial discharge, PD）,而局部放电产生的电磁脉冲会损坏系统内部绝缘材料，导致绝缘击穿损坏，引起用电事故，因此电力系统内部要对局部放电信号进行检测，避免后续的损害扩大。在局部放电监测中一种有效的技术就是特高频局部放电检测，其特高频信号在300MHz～1500MHz频段。然而这么高的信号频率很难直接进行采集和处理，常规的检测手段是将接收到的特高频信号进行检波，然后对信号包络进行分析。常见的检波后数据采集装置，其采样率为100Msps左右。但实际应用中，为了更精细化的分析包络、并进行故障地位，采集装置的采样率需要进一步提高；但直接提高采集装置的采集频率，难度较大，且成本很高，不便于采集装置的实用化推广。为了解决这个问题，本专利技术提供一种用于变电站GIS局部放电特高频信号检测的超高速采集装置，通过时钟相位偏移的方式，多路高速ADC对同一GIS局放特高频信号进行同步采集，再进行数据拼接，在时钟频率不变的情况下，采集装置等效采样率提升了4倍，达到400Msps及以上，有利于对局放信号进行精细化的分析，提升系统诊断的置信度，并提高故障定位精度。
专利技术内容
[0003]本专利技术的目的在于提供一种用于变电站GIS局部放电特高频信号检测的超高速采集装置，以解决上述
技术介绍
中提出的问题。
[0004]为实现上述目的，本专利技术提供如下技术方案：一种用于变电站GIS局部放电特高频信号检测的超高速采集装置，由UHF信号接收模块、前置放大模块、4个高速ADC(模数转换器）和高速FPGA组成；其中FPGA内部由数字时钟管理DCM、4个采集模块、数据拼接模块和数据处理模块组成。其特征在于：所述UHF信号接收模块输出端连接前置放大模块输入端；前置放大模块的4个输出端分别与4个ADC的输入端连接；每个ADC的数据总线分别与对应的FPGA内部的采集模块连接，每个ADC的时钟端分别与对应的FPGA内部DCM的输出时钟连接；FPGA内部的4个采集模块的时钟输入端分别和对应的DCM的输出时钟连接，而数据输出端分别连接数据拼接模块的输入端；数据拼接模块输出端连接数据处理模块。
[0005]作为本专利技术的进一步技术方案：所述UHF信号接收模块接收到特高频信号后输出到所述前置放大模块；前置放大模块将信号进行前置放大后，分成4路，再分别与4个ADC的输入端连接。ADC在时钟的驱动下，对输入的模拟信号进行采集，其输出送至所述FPGA内部对应的采集模块。
[0006]所述ADC其转换速率为100Msps及以上。
[0007]作为本专利技术的进一步技术方案：所述的FPGA，其内部由数字时钟管理DCM、4个采集模块、数据拼接模块和数据处理模块组成。
[0008]作为本专利技术的进一步技术方案：所述的DCM产生上述4个同频率、相位偏差90度的时钟信号，驱动对应的ADC和对应数据采集模块工作。其中0度相位时钟连接至ADC1和数据采集模块1,90度相位时钟连接至ADC2和数据采集模块2，180度相位时钟连接至ADC3和数据采集模块3，270度相位时钟连接至ADC4和数据采集模块4。
[0009]所述DCM输出的时钟频率为100MHz及以上。
[0010]作为本专利技术的进一步技术方案：所述数据采集模块在上述对应时钟的驱动下，接收对应的ADC的输出数据，并输出到数据拼接模块。
[0011]作为本专利技术的进一步技术方案：所述数据拼接模块，其特征在于，将4个数据采集模块输出的数据拼接成一组数据（数据格式如图2所示），由此方式，采集装置的等效采样率提升了4倍；拼接后的数据输出到所述数据处理模块，由后者对拼接后的数据进行处理。
[0012]与现有技术相比，本专利技术的有益效果是：通过时钟相位偏移的方式，多路高速ADC对同一GIS局放特高频信号进行同步采集，再进行数据拼接，在时钟频率不变的情况下，采集装置等效采样率提升了4倍，达到400Msps及以上，有利于对局放信号进行精细化的分析，提升系统诊断的置信度，并提高故障定位精度。
附图说明
[0013]图1为本专利技术的整体方框图。
[0014]图2为本专利技术的数据拼接格式。
实施方式
[0015]下面将对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0016]实施例1，如图1所示，本专利技术公开了一种用于变电站GIS局部放电特高频信号检测的超高速采集装置，由UHF信号接收模块、前置放大模块、4个高速ADC(模数转换器）和高速FPGA组成；其中FPGA内部由数字时钟管理DCM、4个采集模块、数据拼接模块和数据处理模块组成。其特征在于：所述UHF信号接收模块输出端连接前置放大模块输入端；前置放大模块的4个输出端分别与4个ADC的输入端连接；每个ADC的数据总线分别与对应的FPGA内部的采集模块连接，每个ADC的时钟端分别与对应的FPGA内部DCM的输出时钟连接；FPGA内部的4个采集模块的时钟输入端分别和对应的DCM的输出时钟连接，而数据输出端分别连接数据拼接模块的输入端；数据拼接模块输出端连接数据处理模块。
[0017]其工作原理如下：所述UHF信号接收模块接收到特高频信号后输出到所述前置放大模块；前置放大模块将信号进行前置放大后，分成4路，再分别与4个ADC的输入端连接。ADC在时钟的同步下，对输入的模拟信号进行采集，其输出送至所述FPGA内部对应的采集模块。
[0018]所述的FPGA，其内部由数字时钟管理DCM、4个采集模块、数据拼接模块和数据处理模块组成。其中所述的DCM产生上述4个同频率、相位偏差90度的时钟信号，驱动对应的ADC和对应数据采集模块工作。其中0度相位时钟连接至ADC1和数据采集模块1,90度相位时钟连接至ADC2和数据采集模块2，180度相位时钟连接至ADC3和数据采集模块3，270度相位时钟连接至ADC4和数据采集模块4。
[0019]所述DCM输出的时钟频率为100MHz及以上。
[0020]所述数据采集模块在上述对应时钟的驱动下，接收对应的ADC的输出数据，并输出到数据拼接模块。
[0021]所述数据拼接模块，其特征在于，将4个数据采集模块输出的数据拼接成一组数据（数据格式如图2所示），由此方式，采集装置的等效采样率提升了4倍；拼接后的数据输出到所述数据处理模块，由后者对拼接后的数据进行处理。
[0022]本专利技术具体实施步骤如下：步骤1：UHF信号接收模块本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于变电站GIS局部放电特高频信号检测的超高速采集装置，由UHF信号接收模块、前置放大模块、4个高速ADC(模数转换器）和高速FPGA组成；其中FPGA内部由数字时钟管理DCM、4个采集模块、数据拼接模块和数据处理模块组成。其特征在于：所述UHF信号接收模块输出端连接前置放大模块输入端；前置放大模块的4个输出端分别与4个ADC的输入端连接；每个ADC的数据总线分别与对应的FPGA内部的采集模块连接，每个ADC的时钟端分别与对应的FPGA内部DCM的输出时钟连接；FPGA内部的4个采集模块的时钟输入端分别和对应的DCM的输出时钟连接，而数据输出端分别连接数据拼接模块的输入端；数据拼接模块输出端连接数据处理模块。2.根据权利要求1所述的一种用于变电站GIS局部放电特高频信号检测的超高...

【专利技术属性】
技术研发人员：黄正，张一平，孙卫卫，王会强，
申请(专利权)人：上海欧秒电力监测设备有限公司，
类型：发明
国别省市：