一种K码检测电路、K码检测方法及相关设备技术

本申请提供一种K码检测电路、K码检测方法及相关设备，K码检测电路包括：m个移位寄存器，每个移位寄存器的大小为n位，且各移位寄存器均用于接收当前待检测的数据，且各移位寄存器之间相差一个时间脉冲接收数据；其中，m和n均为预设的正整数，且m的值大于等于11

【技术实现步骤摘要】
一种K码检测电路、K码检测方法及相关设备
[0001]相关申请的交叉引用
[0002]本申请要求于2022年11月17日提交中国专利局的申请号为2022114405830、名称为“一种K码检测电路、K码检测方法及相关设备”的中国专利申请的优先权，其全部内容通过引用结合在本申请中。


[0003]本申请涉及数据传输领域，具体而言，涉及一种K码检测电路、K码检测方法及相关设备。

技术介绍

[0004]在物联网时代，越来越多的数据被传输到专用集成电路上进行处理，高速串行解串器以其封装简单、速度快等优点满足了这一需求。通常，高速串行数据在接收器中进行解串，串并转换后的字数据可能无法正确检测或对齐。因此，在高速接收器中，例如支持PCIe(Peripheral Component Interconnect Express，外围组件快速互连)、USB(Universal Serial Bus，通用串行总线)等协议的高速接收器中，通过在高速传输数据中添加一个特定控制字符(一般称为K码)，从而通过检测K码来识别字符边界，然后进行字符检测和对齐。
[0005]目前，一般将K码检测电路和字对齐电路集成在控制器中，使用两组10位寄存器来存储当前数据传输周期和上一数据传输周期传来的10位数据，因此在两组10位寄存器中至少存储了一个完整的K码。然后，从存储的数据的LSB(最低有效位)开始，以10bit大小逐渐在两组10位寄存器中进行数据移位，得到采样数据以匹配K码，直到检测到完整的K码。然后，锁定采样数据的位置信息。之后即可根据获取的位置信息正确接收数据流。
[0006]而在典型设计中，控制器中会设有10个并行的K码检测单元来与采样5数据进行比较。由于每个K码的位宽为10比特，因此每个K码检测单元
[0007]需要10个异或逻辑门来实现检测，因而总共需要10*10个异或逻辑门，这会占用大量硬件资源和功耗。

技术实现思路

[0008]0本申请实施例的目的在于提供一种K码检测电路、K码检测方法及相关设备，用以改善上述问题。
[0009]本申请实施例提供了一种K码检测电路，包括：m个移位寄存器，每个所述移位寄存器的大小为n位，且各所述移位寄存器均用于接收当前待
[0010]检测的数据，且各所述移位寄存器之间相差一个时间脉冲接收所述数据；5其中，所述m和所述n均为预设的正整数，且所述m的值大于等于11
‑
n；m个K码检测单元，每一个所述K码检测单元分别与一个所述移位寄存器连接；所述K码检测单元用于将所连接的所述移位寄存器中的n位数据与该K码检测单元中预存的K码进行匹配，并输出表征匹配结果的结果信号；
[0011]比较器，与所述m个K码检测单元连接，用于依次将所述m个K码检测0单元的结果信号与标准信号进行比较，并在连续11
‑
n次所述结果信号与所述标准信号匹配时，输出表征检测到了所述K码的目标信号。
[0012]在上述实现方式中，由于m和n均为正整数且m的值大于等于11
‑
n，因此n必然为小于等于10的正整数。而当n取小于10的正整数值时，每
[0013]个K码检测单元是将n位数据与该K码检测单元中预存的K码进行匹配，5因此每个K码检测单元并不进行完整K码的检测，从而每个K码检测单元的位宽可以降低，从而可以将每个K码检测单元所需的逻辑门单元的数量从10降低到n，从而降低硬件资源和功耗。此外，当n取大于1小于等于10的正整数时，K码检测电路中最少可以仅设置11
‑
n个K码检测单元，例如n取7时最少可以仅设置4个K码检测单元，从而可以有效减少K码检测电路中设置的K码检测单元的数量，从而降低硬件资源和功耗。
[0014]进一步地，所述m个移位寄存器在同一时刻存储的n位数据分别为：所述当前待检测的数据中第k位至第k+n
‑
1位数据；所述k依次取0至m
‑
1。
[0015]在上述实现方式中，由于k依次取0至m
‑
1，因此通过m个移位寄存器，可以依次将当前待检测的数据拆解为不同的n位数据，从而保证整个当前待检测的数据可以完整地与K码进行匹配，从而保证检测可靠性。且对于K码检测电路而言，其接收数据的过程也必然是一位数据接一位数据进行接收的，因此最初接收到的当前待检测的数据是后续接收到的当前待检测的数据高位部分，随着时间推移接收到完整的待检测的数据。而上述实现方式中，每个时刻m个移位寄存器存储的n位数据是从该时刻接收到的数据中，从最低位开始取值的，那么随着时间推移，就可以截取到当前待检测的数据所有可拆分出的n位数据，从而保证检测结果的可靠性。
[0016]进一步地，所述K码检测电路还包括：数据寄存器，用于接收并存储对端传来的数据；其中，所述当前待检测的数据为所述数据寄存器中存储的数据。
[0017]在上述实现方式中，通过数据寄存器来接收并存储对端传来的数据，可以保证在通过K码检测单元检测出K码，从而识别出字符边界的同时，保证数据不会丢失。
[0018]进一步地，所述m个K码检测单元中的相邻11
‑
n个K码检测单元预存的K码分别为从标准K码中截取出的第j
‑
n+1位至第j位数据；其中，所述j依次取n
‑
1至9。
[0019]在上述实现方式中，通过在相邻11
‑
n个K码检测单元中，预存从标准K码中截取出的第j
‑
n+1位至第j位数据(j依次取n
‑
1至9)，这样，如果当前待检测的数据中存在标准K码，那么这相邻11
‑
n个K码检测单元均会输出表征检测到了K码的目标信号，从而保证K码检测的可靠性。
[0020]本申请实施例还提供了一种K码检测方法，应用于前述任一种的K码检测电路中，包括：通过所述m个移位寄存器从当前待检测的数据中依次截取出m个不同的n位数据；其中，所述m和所述n均为正整数，且所述m的值大于等于11
‑
n；将各所述n位数据依次输入不同的K码检测单元中进行K码匹配；通过所述比较器识别各所述K码检测单元的检测结果；若存在连续的11
‑
n个所述K码检测单元的检测结果与所述标准信号匹配，则确定检测到了所述K码。
[0021]在上述实现方式中，当n取小于10的正整数值时，由于进行的是n位数据与该K码检测单元中预存的K码之间的匹配，因此每个K码检测单元中并需要不进行完整K码的检测，只
需进行n位位宽的数据的匹配，从而每个K码检测单元的位宽可以降低至n位，从而可以将每个K码检测单元所需的逻辑门单元的数量从10降低到n，从而降低硬件资源和功耗。此外，当n取大于1小于等于10的正整数时，K码检测电路中最少可以仅设置11
‑
n个K码检测单元，从而可以有效减少K码检测电路中需设置的K码检测单元的数量，从而降低硬件资源和功耗。
[0022]进一步地本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种K码检测电路，其特征在于，包括：m个移位寄存器，每个所述移位寄存器的大小为n位，且各所述移位寄存器均用于接收当前待检测的数据，且各所述移位寄存器之间相差一个时间脉冲接收所述数据；其中，所述m和所述n均为预设的正整数，且所述m的值大于等于11
‑
n；m个K码检测单元，每一个所述K码检测单元分别与一个所述移位寄存器连接；所述K码检测单元用于将所连接的所述移位寄存器中的n位数据与该K码检测单元中预存的K码进行匹配，并输出表征匹配结果的结果信号；比较器，与所述m个K码检测单元连接，用于依次将所述m个K码检测单元的结果信号与标准信号进行比较，并在连续11
‑
n次所述结果信号与所述标准信号匹配时，输出表征检测到了所述K码的目标信号。2.如权利要求1所述的K码检测电路，其特征在于，所述m个移位寄存器在同一时刻存储的n位数据分别为：所述当前待检测的数据中第k位至第k+n
‑
1位数据；所述k依次取0至m
‑
1。3.如权利要求1所述的K码检测电路，其特征在于，所述K码检测电路还包括：数据寄存器，用于接收并存储对端传来的数据；其中，所述当前待检测的数据为所述数据寄存器中存储的数据。4.如权利要求1
‑
3任一项所述的K码检测电路，其特征在于，所述m个K码检测单元中的相邻11
‑
n个K码检测单元预存的K码分别为从标准K码中截取出的第j
‑
n+1位至第j位数据；其中，所述j依次取n
‑
1至9。5.一种K码检测方法，其特征在于，应用于如权利要求1
‑
4任一项所述的K码检测电路中，包括：通过所述m个移位寄存器从当前待检测的数据中依次截取出m个不同的n位数据；其中，所述m和所述n均为正整数，...

【专利技术属性】
技术研发人员：李纪先，邹伟，王强，曾佳栋，
申请(专利权)人：飞腾信息技术有限公司，
类型：发明
国别省市：