一种基于多模态脑成像的信号采样系统技术方案

本申请提供一种基于多模态脑成像的信号采样系统，信号采样系统包括：主控芯片、第一采样模块、电极脱落检测模块、第二采样模块、信号开关模块、AD转换模块以及光源控制模块；第一采样模块一端接收EEG信号输入，第一采样模块分别与电极脱落检测模块以及信号开关模块耦接；电极脱落检测模块还与主控芯片耦接；信号开关模块与AD转换模块耦接，信号开关模块还与主控芯片耦接；AD转换模块与主控芯片耦接；第二采样模块一端接收FNIRS信号输入，第二采样模块分别与光源控制模块以及主控芯片耦接。本申请通过上述信号采样系统，以解决多模态脑成像技术的采样系统需要采集多路数据，使用多个ADC数模转换器，致使采样系统设计复杂，设计不够简约的问题。够简约的问题。够简约的问题。

【技术实现步骤摘要】
一种基于多模态脑成像的信号采样系统


[0001]本申请涉及模拟信号采样的领域，特别是一种基于多模态脑成像的信号采样系统。

技术介绍

[0002]EEG脑电信号测量技术是通过导电电极，将大脑皮层的自发性生物电现象放大并记录下来而获得波形，EEG脑电信号测量技术获得的脑电信号的强度微弱，且噪声干扰大。FNIRS功能性脑成像测量技术是基于生理组织对光有吸收和散射两种反应，来测量大脑活动时氧合血红蛋白和脱氧血红蛋白的变化情况，因为血液对近红外光（700
‑
900nm）的吸收非常小，所以测量具有良好的散射性。
[0003]EEG和FNIRS的信号来源不同，但他们对于环境要求较低，且易于携带。其中，EEG脑电信号具有较高的时间分辨率，能够直接检测到大脑皮层快速的电活动，但是大脑是一个容积导体，某个电极点采集到的信号是周边多个偶极子的电活动，所以它的空间分辨率比较低。FNIRS信号采集的是大脑接受刺激时局部血管扩张，血流增加带来的血流动力学的变化，所以其空间分辨率极高，时间分辨率较低。当前相关领域的技术人员常将两者结合成为多模态脑成本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于多模态脑成像的信号采样系统，其特征在于，所述信号采样系统包括：主控芯片（101）、第一采样模块（102）、电极脱落检测模块（103）、第二采样模块（104）、信号开关模块（105）、AD转换模块（106）以及光源控制模块（107）；所述第一采样模块一端接收EEG信号输入，所述第一采样模块（102）分别与所述电极脱落检测模块（103）以及所述信号开关模块（105）耦接；所述电极脱落检测模块（103）还与所述主控芯片（101）耦接；所述信号开关模块（105）与所述AD转换模块（106）耦接，所述信号开关模块（105）还与所述主控芯片（101）耦接；所述AD转换模块（106）与所述主控芯片（101）耦接；所述第二采样模块（102）一端接收FNIRS信号输入，所述第二采样模块（102）分别与所述光源控制模块（107）以及所述主控芯片（101）耦接。2.根据权利要求1所述的信号采样系统，其特征在于，所述第一采样模块（102）包括至少一个EEG信号采样单元，所述EEG信号采样单元（1021）接收EEG信号输入，所述EEG信号采样单元（1021）与所述电极脱落检测模块（103）以及所述信号开关模块（105）耦接；所述EEG信号采样单元包括模拟芯片（1022）、高通滤波子单元（1023）、低通放大子单元（1024）以及驱动子单元（1025）；其中，所述模拟芯片（1022）的IN端口接收EEG信号输入，所述模型芯片（1022）与所述高通滤波子单元（1023）耦接；所述高通滤波子单元（1023）与所述低通放大子单元（1024）耦接；所述高通滤波子单元（1023）与所述低通放大子单元（1024）分别与所述信号开关模块（105）的数据接收端耦接；所述驱动子单元（1025）与所述模拟芯片（1022）耦接。3.根据权利要求1所述的信号采样系统，其特征在于，所述第二采样模块（104）包括低通单元（1041）、跨阻放大单元（1042）以及光源单元（1043）；其中，所述光源单元（1043）与所述光源控制模块（107）耦接，还与所述跨阻放大单元（1042）耦接；所述跨阻放大单元（1042）接收FNIRS信号输入，所述跨阻放大单元（1042）与所述低通单元（1041）耦接；所述低通单元（1041）与所述主控芯片耦接。4.根据权利要求1所述的信号采样系统，其特征在于，所述信号采样系统包括供电模块；其中，所述供电模块分别与所述主控芯片（101）、所述第一采样模块（102）、所述电极脱落检测模块（103）、所述第二采样模块（104）、所述信号开关模块（105）、所述AD转换模块（106）以及所述光源控制模块（107）耦接。5.根据权利要求2所述的信号采样系统，其特征在于，所述高通滤波子单元（1023）包括第一电容（C1）、第二电容（C2）、第一电阻（R1）、第二电阻（R2）以及第三电阻（R3）；所述第一电阻（R1）一端与所述模拟芯片（1022）的HPSENSE端口耦接，另一端与所述第二电阻（R2）的一端耦接；所述第二电阻（R2）远离第一电阻（R1）的一端与所述模拟芯片（1022）的IAOUT端口耦
接，所述第二电阻（R2）远离第一电阻（R1）的一端还与低通放大单元（1024）耦接；所述第一电容（C1）一端与所述模拟芯片（1022）的HPDRIVE端口耦接，另一端与所述模拟芯片（1022）的HPSENSE端口耦接；所述第二电容（C2）一端与所述模拟芯片（1022）的参考输出端口（REFOUT）耦接，另一端与所述模拟芯片（1022）的SW端口耦接；所述第三电阻（R3）一端与所述第二电容（C2）远离所述模拟芯片（1022）的参考输出端口的一端耦接，所述第三电阻（R3）的另一端与所述第一电阻（R1）远离所述模拟芯片（102...

【专利技术属性】
技术研发人员：赵起超，杨苒，李召，
申请(专利权)人：北京津发科技股份有限公司，
类型：发明
国别省市：