半导体封装结构的制造方法及半导体封装结构技术

本发明专利技术涉及芯片封装技术领域，提供了一种半导体封装结构的制造方法及半导体封装结构，该方法包括：在晶圆的上表面形成钝化层，并在钝化层上进行开窗，以露出晶圆中每个晶片表面的多个电极；在钝化层的上表面形成交替堆叠的重新布线层和绝缘层，重新布线层位于晶圆的晶片区域内，并通过开窗与多个电极电连接；在顶层的绝缘层上形成开口，以露出重新布线层的部分表面；在开口内的重新布线层表面形成可焊层，以形成每个晶片的外漏引脚；对晶圆进行切割划片，获得多个封装结构芯片。通过使用绝缘层和重新布线层取代传统封装的塑封料和引线框架，可以有效地减小器件的封装尺寸，改善散热和制造成本。热和制造成本。热和制造成本。

【技术实现步骤摘要】
半导体封装结构的制造方法及半导体封装结构


[0001]本专利技术涉及芯片封装
，具体涉及一种半导体封装结构的制造方法及半导体封装结构。

技术介绍

[0002]现代便携式电子产品对微电子封装提出了更高的要求，随着其更轻、更薄、更小、高可靠性、低功耗的不断追求，微电子封装也朝着密度更高、尺寸更小的封装形式发展。微电子封装将从有封装、少封装向无封装方向发展。
[0003]传统的封装技术包括：晶圆片级芯片规模封装(Wafer Level Chip Scale Packaging，WLCSP)，扇出型晶圆级封装(Fan
‑
Out Wafer Level Package，FOWLP)，倒装芯片(Flip Chip)，叠层封装(Package on Package，POP)等等。其中，传统的打线和倒装封装技术需要塑封工艺，预计会增加20～30％的封装尺寸，同时塑封料也会增大器件热阻，影响产品的散热，从而不仅增加了工艺成本，也限制了产品在特殊环境下应用。而晶圆片级芯片规模封装虽然通过植球(solder ball)的方式减小了封装本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装结构的制造方法，其中，包括：在晶圆的上表面形成钝化层，并在所述钝化层上进行开窗，以露出所述晶圆中每个晶片表面的多个电极；在所述钝化层的上表面形成交替堆叠的重新布线层和绝缘层，所述重新布线层位于所述晶圆的晶片区域内，并通过所述开窗与所述多个电极电连接；在顶层的所述绝缘层上形成开口，以露出所述重新布线层的部分表面；在所述开口内的所述重新布线层表面形成可焊层，以形成每个晶片的外漏引脚；对所述晶圆进行切割划片，获得多个封装结构芯片。2.根据权利要求1所述的半导体封装结构的制造方法，其中，交替堆叠的所述重新布线层和所述绝缘层包括一层重新布线层和一层绝缘层。3.根据权利要求1所述的半导体封装结构的制造方法，其中，交替堆叠的所述重新布线层和所述绝缘层包括至少两层重新布线层和至少两层绝缘层；每层重新布线层均位于所述晶圆的晶片区域内，且相邻的两层重新布线层通过该两层重新布线层之间的绝缘层上的开口电连接。4.根据权利要求1所述的半导体封装结构的制造方法，其中，在形成顶层的绝缘层之前，还包括：在与顶层的绝缘层相邻的所述重新布线层上形成凹槽。5.根据权利要求1所述的半导体封装结构的制造方法，其中，形成可焊层包括：在所述开口内的所述重新布线层表面依次形成镀镍层和镀金层。6.根据权利要求5所述的半导体封装结构的制造方法，其中，所述镀金层的上表面低于顶层的所述绝缘层的上表面，或者所述镀金层的上表面与顶层的所述绝缘层的上表面齐平。7.根据权利要求1
‑
6...

【专利技术属性】
技术研发人员：许飞，
申请(专利权)人：杰华特微电子股份有限公司，
类型：发明
国别省市：