像素制造技术

一种能够调整第一晶体管的阈值电压的像素，所述像素包括：显示元件，配置为在发射周期期间发射光，并且包括阳极和阴极；所述第一晶体管，包括上栅极和下栅极，并且配置为控制流到所述显示元件的驱动电流的大小；存储电容器，连接到所述第一晶体管的所述上栅极；以及第二晶体管，配置为在数据写入周期期间导通以将数据电压传输到所述第一晶体管，其中，所述第一晶体管的下栅极

【技术实现步骤摘要】
像素
[0001]相关申请的交叉引用
[0002]本申请要求于2021年10月20日提交的第10
‑
2021
‑
0140483号韩国专利申请的优先权和权益，该韩国专利申请出于所有目的通过引用包含于此，就像在本文中完整阐述的那样。


[0003]本专利技术的实施例涉及一种像素和一种显示设备。

技术介绍

[0004]显示设备可视地显示数据。显示设备可以用作诸如移动电话的小型产品的显示器，或者可以用作诸如电视机的大型产品的显示器。
[0005]显示设备包括多个像素，多个像素接收电信号以发射光以向外部显示图像。多个像素中的每一个包括显示元件，例如，在有机发光显示设备的情况下的有机发光二极管。通常，有机发光显示设备包括基底上的薄膜晶体管和有机发光二极管，并且有机发光二极管通过由自身发射光来操作。
[0006]最近，随着显示设备的使用已经多样化，已经尝试了各种设计以改善显示设备的质量。
[0007]在本
技术介绍
部分中公开的上述信息仅用于理解本专利技术构思的背景，并且因此，它可能包含不构成现有技术的信息。

技术实现思路

[0008]本专利技术的一个或多个实施例提供了一种能够调整驱动晶体管的阈值电压的像素以及一种显示设备。
[0009]本专利技术构思的附加特征将在随后的描述中阐述，并且部分地将从描述中显而易见，或者可以通过本专利技术构思的实践而获知。
[0010]本专利技术的实施例提供一种像素，所述像素包括：显示元件，配置为在发射周期期间发射光并且包括阳极和阴极；第一晶体管，包括上栅极和下栅极，并且配置为控制流到所述显示元件的驱动电流的大小；存储电容器，连接到所述第一晶体管的所述上栅极；以及第二晶体管，配置为在数据写入周期期间导通以将数据电压传输到所述第一晶体管。所述第一晶体管的下栅极
‑
源极电压在所述数据写入周期中具有第一电压电平，并且在所述发射周期中具有第二电压电平。
[0011]所述第一电压电平可以小于所述第二电压电平。
[0012]所述第一晶体管的所述下栅极可以连接到配置为传输偏置电压的电压线。
[0013]所述像素还可以包括：第三晶体管，配置为在所述发射周期期间导通以将驱动电压传输到所述第一晶体管的漏极；和第四晶体管，配置为在所述发射周期期间导通以将所述第一晶体管的源极连接到所述显示元件的所述阳极。
[0014]所述第一晶体管的所述下栅极可以连接到所述显示元件的所述阳极。
[0015]所述像素还可以包括：第五晶体管，配置为在所述数据写入周期期间导通以将所述第一晶体管的所述上栅极和所述漏极彼此连接；第六晶体管，配置为在第一初始化周期期间导通以将参考电压传输到所述第一晶体管的所述上栅极；以及第七晶体管，配置为在第二初始化周期期间导通以将初始化电压传输到所述显示元件的所述阳极。所述第二晶体管可以配置为将所述数据电压传输到所述第一晶体管的所述源极。
[0016]所述第二初始化周期可以包括所述数据写入周期。
[0017]所述第二初始化周期还可以包括所述第一初始化周期。
[0018]所述存储电容器可以包括：第一电极，连接到所述第一晶体管的所述上栅极；和第二电极，连接到所述显示元件的所述阳极。
[0019]所述第一晶体管可以包括n型金属氧化物半导体场效应晶体管(MOSFET)。
[0020]所述第一晶体管可以包括：下栅极电极，用作所述下栅极；半导体层，在所述下栅极电极上；以及上栅极电极，布置在所述半导体层上并且用作所述上栅极。
[0021]所述半导体层可以包括氧化物半导体材料。
[0022]本专利技术的另一实施例提供一种像素，所述像素包括：显示元件，配置为在发射周期期间发射光，并且包括阳极和阴极；驱动晶体管，包括上栅极和下栅极，并且配置为控制流到所述显示元件的驱动电流的大小；存储电容器，连接到所述驱动晶体管的所述上栅极；扫描晶体管，配置为在数据写入周期期间导通以将数据电压传输到所述驱动晶体管；以及电压施加电路，配置为在所述数据写入周期期间将第一电压施加到所述驱动晶体管的所述下栅极并且在所述发射周期期间将第二电压施加到所述驱动晶体管的所述下栅极。
[0023]所述电压施加电路可以配置为：在所述数据写入周期期间，将初始化电压作为所述第一电压施加到所述驱动晶体管的所述下栅极，并且在所述发射周期期间，将所述显示元件的阳极电压作为所述第二电压施加到所述驱动晶体管的所述下栅极。
[0024]在所述发射周期期间，所述显示元件的所述阳极电压可以基本上等于所述驱动晶体管的源极电压。
[0025]所述驱动晶体管可以包括n型MOSFET。
[0026]所述驱动晶体管可以包括：下栅极电极，用作所述下栅极；半导体层，在所述下栅极电极上；以及上栅极电极，布置在所述半导体层上并且用作所述上栅极。
[0027]所述半导体层可以包括氧化物半导体材料。
[0028]本专利技术的另一实施例提供一种显示设备，所述显示设备包括：基底，在第一方向和第二方向上延伸；和多个像素，在所述第一方向和所述第二方向上布置在所述基底上，并且包括上述的所述像素。
[0029]所述第一电压电平可以小于所述第二电压电平。
[0030]本专利技术的另一实施例提供一种像素，所述像素连接到数据线、电源线、第一电压线和第二电压线，所述像素包括：显示元件，包括阳极和阴极；第一晶体管，包括上栅极、下栅极、漏极和连接到所述下栅极的源极，并且所述第一晶体管配置为控制流到所述显示元件的驱动电流的大小；存储电容器，包括连接到所述第一晶体管的所述上栅极的第一电极以及第二电极；第二晶体管，连接在所述数据线和所述第一晶体管之间；第四晶体管，连接在所述第一电压线和所述第一晶体管的所述上栅极之间；第五晶体管，连接在所述电源线和
所述第一晶体管的所述漏极之间；第六晶体管，连接在所述第一晶体管的所述源极和所述显示元件的所述阳极之间；以及第七晶体管，连接在所述存储电容器的所述第二电极和所述第二电压线之间。
[0031]所述像素还可以包括连接在所述第一晶体管的所述上栅极和所述第一晶体管的所述漏极之间的第三晶体管。所述第二晶体管可以连接在所述数据线和所述第一晶体管的所述源极之间。
[0032]相同的发射控制信号可以被施加到所述第五晶体管的栅极和所述第六晶体管的栅极。
[0033]所述存储电容器的所述第二电极可以连接到所述显示元件的所述阳极。
[0034]所述第一晶体管、所述第二晶体管、所述第四晶体管、所述第五晶体管、所述第六晶体管和所述第七晶体管可以是NMOS晶体管。
[0035]应当理解，前述一般描述和以下详细描述都是说明性和解释性的，并且旨在提供对所要求保护的本专利技术的进一步解释。
[0036]这些一般和特定方面可以使用系统、方法、计算机程序或任何系统、方法和计算机程序的组合来体现。
附图说明
[0037]被包括以提供对本专利技术的进一步理解并且被并入并构成本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种像素，其中，所述像素包括：显示元件，配置为在发射周期期间发射光，并且包括阳极和阴极；第一晶体管，包括上栅极和下栅极，并且配置为控制流到所述显示元件的驱动电流的大小；存储电容器，连接到所述第一晶体管的所述上栅极；以及第二晶体管，配置为在数据写入周期期间导通以将数据电压传输到所述第一晶体管，其中，所述第一晶体管的下栅极
‑
源极电压在所述数据写入周期中具有第一电压电平，并且在所述发射周期中具有第二电压电平。2.根据权利要求1所述的像素，其中，所述第一电压电平小于所述第二电压电平。3.根据权利要求1所述的像素，其中，所述第一晶体管的所述下栅极连接到配置为传输偏置电压的电压线。4.根据权利要求1所述的像素，其中，所述像素还包括：第三晶体管，配置为在所述发射周期期间导通以将驱动电压传输到所述第一晶体管的漏极；和第四晶体管，配置为在所述发射周期期间导通以将所述第一晶体管的源极连接到所述显示元件的所述阳极。5.根据权利要求4所述的像素，其中，所述第一晶体管的所述下栅极连接到所述显示元件的所述阳极。6.根据权利要求4所述的像素，其中，所述像素还包括：第五晶体管，配置为在所述数据写入周期期间导通以将所述第一晶体管的所述上栅极和所述漏极彼此连接；第六晶体管，配置为在第一初始化周期期间导通以将参考电压传输到所述第一晶体管的所述上栅极；以及第七晶体管，配置为在第二初始化周期期间导通以将初始化电压传输到所述显示元件的所述阳极，其中，所述第二晶体管配置为将所述数据电压传输到所述第一晶体管的所述源极。7.根据权利要求6所述的像素，其中，所述第二初始化周期包括所述数据写入周期。8.根据权利要求7所述的像素，其中，所述第二初始化周期还包括所述第一初始化周期。9.根据权利要求1所述的像素，其中，所述存储电容器包括：第一电极，连接到所述第一晶体管的所述上栅极；和第二电极...

【专利技术属性】
技术研发人员：权纯琪，郭源奎，贾智铉，姜哲圭，金阳完，严基明，吴暻焕，李敏九，郑镇泰，
申请(专利权)人：三星显示有限公司，
类型：发明
国别省市：