一种主从多节点的精确同步时钟网络系统技术方案

一种主从多节点的精确同步时钟网络系统，涉及一种主从多节点的精确同步时钟网络系统，该网络系统包括一个主节点和若干从节点，主节点包括主节点时钟源和若干接口板，主节点时钟源包括主份时钟板和备份时钟板；每个接口板包括若干主CDCM7005芯片、可调晶振基准源以及对外接口连接器；每个从节点均包括接口逻辑电平转换电路、备CDCM7005芯片、与备CDCM7005芯片配套使用的差分可调晶振基准源和后端电路；本发明专利技术能够实现主节点主备时钟合一、输出时钟相位频率同步化、时钟分发、降噪去抖，实现从节点接口逻辑电平转换、本地时钟相位频率同步化、降噪去抖，在系统内部构建一套精确同步的时钟网络。网络。网络。

【技术实现步骤摘要】
一种主从多节点的精确同步时钟网络系统


[0001]本专利技术涉及一种主从多节点的精确同步时钟网络系统，特别涉及一种采用CDCM7005时钟芯片作为核心器件的主从多节点的精确同步时钟网络系统，能够实现主节点主备时钟合一、输出时钟同步化、时钟分发、降噪去抖，实现从节点接口逻辑电平转换、本地时钟相位频率同步化、降噪去抖，在系统内部构建一套精确同步的时钟网络。

技术介绍

[0002]现代工程系统中时钟网络占据非常重要的地位，尤其是同步时钟系统，时钟精度稳定度决定了系统工作的功能、性能、可靠性和安全性。因此现代工程系统中多采用统一时钟和计时校时等技术手段来实现精确守时，统一时钟采用一个或多个高精度高稳定度的时钟源作为系统工作时钟，多个时钟包括主备时钟、多频率时钟源等，然后根据实际需求选择某一时钟源作为时钟网络主节点，将基准时钟分发至各分节点，使整个系统工作在统一时钟下，避免各节点工作时出现拍频现象。
[0003]现有的时钟网络技术多采用主节点统一时钟经过分路后直接发送给各从节点，从节点通过主备识别信号选择时钟信号直接使用。该方法提供的统一时钟经过连接器和线缆传输后时钟质量堪忧，会增加抖动、毛刺等干扰，为后续使用带来困扰，可能导致从节点系统工作紊乱；同时该方法需要从节点自行根据主备识别信号进行选择判断，增加工作量。

技术实现思路

[0004]本专利技术提出了一种主从多节点的精确同步时钟网络系统，采用CDCM7005时钟芯片作为核心器件，能够实现主节点主备时钟合一、输出时钟相位频率同步化、时钟分发、降噪去抖，实现从节点接口逻辑电平转换、本地时钟相位频率同步化、降噪去抖，在系统内部构建一套精确同步的时钟网络。
[0005]一种主从多节点的精确同步时钟网络系统，所述时钟网络采用CDCM7005芯片搭建时钟网络；该网络系统包括一个主节点和若干从节点，
[0006]所述主节点包括主节点时钟源和若干接口板，每个接口板与对应的从节点连接；
[0007]所述主节点时钟源包括主份时钟板和备份时钟板；
[0008]所述每个接口板包括若干主CDCM7005芯片、可调晶振基准源以及对外接口连接器；
[0009]每个从节点均包括接口逻辑电平转换电路、备CDCM7005芯片、与备CDCM7005芯片配套使用的差分可调晶振基准源和后端电路；
[0010]所述主CDCM7005芯片与所述主CDCM7005芯片配套使用的可调晶振基准源配套使用，采用LVPECL差分时钟输出模式；通过SPI总线配置芯片内部工作参数寄存器设置芯片各项工作模式，主CDCM7005芯片包括两个参考时钟，通过配置SPI寄存器设置参考时钟切换模式；
[0011]所述主CDCM7005芯片将本地差分可调晶振的频率和相位同步到参考时钟的频率
和相位，使各个时钟板输出时钟为同步时钟，并将所述同步时钟信号经对外接口连接器输出至从节点的接口逻辑电平转换电路；
[0012]从节点的接口逻辑电平转换电路对主节点传送的时钟信号进行格式转换后作为备CDCM7005芯片的参考时钟，
[0013]通过备CDCM7005芯片，将从节点上配套差分时钟的相位和频率同步化为参考时钟的相位和频率，从节点的后端电路所使用的工作时钟也均是同步的，则实现整个系统时钟的同步化。
[0014]本专利技术的有益效果：本专利技术所述的主从多节点的精确同步时钟网络系统，采用CDCM7005时钟芯片作为核心器件，能够实现主节点主备时钟合一、输出时钟相位频率同步化、时钟分发、降噪去抖，实现从节点接口逻辑电平转换、本地时钟相位频率同步化、降噪去抖，在系统内部构建一套精确同步的时钟网络。
[0015]本专利技术所述的从节点可以实现接口逻辑电平转换，本地时钟相位频率同步化，则实现了整个系统时钟的同步化。还具有降噪去抖等功能，可以有效提升后端电路时钟信号的质量。
附图说明
[0016]图1为本专利技术所述的一种主从多节点的精确同步时钟网络系统的结构框架示意图；
[0017]图2为CDCM7005芯片典型应用示意图；
[0018]图3为接口逻辑电平转换电路示意图；(a)为低输入容限LVDS接收器件电平转换电路，(b)为高输入容限LVDS接收器件电平转换电路。
具体实施方式
[0019]结合图1至图3说明本实施方式，一种主从多节点的精确同步时钟网络系统，本实施方式中，采用CDCM7005芯片作为核心器件搭建时钟网络。CDCM7005芯片是一款高性能宇航级时钟同步去抖芯片，该芯片本质是一个PLL芯片，以选择两个参考时钟(PRI_REF和SEC_REF)中的一个作为输入时钟，以一对差分输入时钟(VCXO_IN+和VCXO_IN
‑
)反馈时钟，通过相位频率检测器(PhaseFrequencyDetect，PFD)进行对比产生电流泵(ChargePump)输出电流信号(CP_OUT)，通过低通回路滤波器使得CP_OUT变为电压信号，从而调节差分可控晶振频率，最终实现输出信号与输入参考时钟同步化，同时在同步化过程中能够有效去除抖动，提高输出时钟质量。
[0020]所述主从多节点的精确同步时钟网络系统由一个主节点和若干从节点组成，时钟网络系统结构框架如图1所示。系统主节点包含主份时钟板、备份时钟板和若干接口板。主份时钟板和备份时钟板上分别有一个高精度晶振作为时钟源，主份时钟板和备份时钟板互为冷备份，提高系统可靠性。接口板包含若干片主CDCM7005芯片、与主CDCM7005芯片配套使用的差分可调晶振基准源、对外接口连接器。系统从节点包含接口逻辑电平转换电路、备CDCM7005芯片、与备CDCM7005芯片配套使用的差分可调晶振基准源和后端电路。
[0021]主节点可以实现主备时钟合一、输出时钟相位频率同步化、时钟分发、降噪去抖等功能，以下详细介绍各功能实现方法：
[0022]本实施方式中，主节点主备时钟合一功能；主CDCM7005芯片可以通过主份时钟板或备份时钟板上的主备标识信号选择使用主份时钟板上晶振产生的时钟作为参考源或备份时钟板上晶振产生的时钟作为参考源，同时也可以使用自动判别模式，即有主份时钟信号(PRI_REF)时优先选择主份时钟信号，没有主份时钟信号时选择备份时钟信号(SEC_REF)，若两者都没有则选择主份时钟信号作为参考源，这样通过使用CDCM7005芯片即可实现主备时钟合一功能。
[0023]主节点输出时钟相位频率同步化功能；通过主CDCM7005芯片，将接口板上配套差分可调晶振的相位和频率同步化为参考时钟的相位和频率，由于所有接口板的参考时钟源都是同一时钟源(源于主份时钟板晶振或备份时钟板晶振)，所以输出连接器输出的全部时钟信号也都是同步的，这样就实现了主节点输出时钟的同步化。
[0024]主节点时钟分发功能；主CDCM7005芯片具有5路差分输出，使用一片CDCM7005芯片可以实现一对五路时钟分发，接口板上CDCM7005芯片的片数决定了单块接口板的输出接口数量，同时需要根据本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种主从多节点的精确同步时钟网络系统，所述时钟网络采用CDCM7005芯片搭建时钟网络；其特征是：该网络系统包括一个主节点和若干从节点，所述主节点包括主节点时钟源和若干接口板，每个接口板与对应的从节点连接；所述主节点时钟源包括主份时钟板和备份时钟板；所述每个接口板包括若干主CDCM7005芯片、可调晶振基准源以及对外接口连接器；每个从节点均包括接口逻辑电平转换电路、备CDCM7005芯片、与备CDCM7005芯片配套使用的差分可调晶振基准源和后端电路；所述主CDCM7005芯片与所述主CDCM7005芯片配套使用的可调晶振基准源配套使用，采用LVPECL差分时钟输出模式；通过SPI总线配置芯片内部工作参数寄存器设置芯片各项工作模式，主CDCM7005芯片包括两个参考时钟，通过配置SPI寄存器设置参考时钟切换模式；所述主CDCM7005芯片将本地差分可调晶振的频率和相位同步到参考时钟的频率和相位，使各个时钟板输出时钟为同步时钟，并将所述同步时钟信号经对外接口连接器输出至从节点的接口逻辑电平转换电路；从节点的接口逻辑电平转换电路对主节点传送的时钟信号进行格式转换后作为备CDCM7005芯片的参考时钟，通过备CDCM7005芯片，将从节点上配套差分时钟的相位和频率同步化为参考时钟的相位和频率，从节点的后端电路所使用的工作时钟也均是...

【专利技术属性】
技术研发人员：刘海龙，吕恒毅，韩诚山，赵宇宸，
申请(专利权)人：中国科学院长春光学精密机械与物理研究所，
类型：发明
国别省市：