一种基于Chiplet技术的申威智能加速卡系统技术方案

本发明专利技术涉及一种基于Chiplet技术的申威智能加速卡系统，Chiplet架构芯片是以申威处理器和国产FPGA为核心，基于申威处理器自身强大的双精度浮点和整数算力的运算性能，配合FPGA强大的并行计算能力和高灵活低延时性能的Chiplet架构能够实现对主流AI算法模型的支持及推理过程的加速，可应用于国产化计算机、服务器、智能化产品等。本发明专利技术采用的器件均为国产，具有更高的自主可控等级；使用PCIe互连总线为核心设计的Chiplet架构，具有传输带宽高、运算效率高、片间互联协议易实现等优点；基于国产通用处理器和FPGA建立的Chiplet研发思路，可根据应用需求进行谱系拓展，以面向不同应用领域。应用领域。应用领域。

【技术实现步骤摘要】
一种基于Chiplet技术的申威智能加速卡系统


[0001]本专利技术涉及智能加速领域，尤其涉及一种基于Chiplet技术的申威智能加速卡系统。

技术介绍

[0002]Chiplet技术是将不同功能不同工艺节点的小芯片采用先进封装技术封装在一起，以此形成复杂功能和异构集成结构芯片，可以突破单芯片光刻面积的瓶颈，突破设计周期制约，降低设计成本和复杂度，并且已在高性能CPU、FPGA等领域表现出独特优势。
[0003]依托大数据、云计算、人工智能、5G通信等新一代信息技术的发展且数据的增长速度越来越快，使得AI加速需求达到前所未有的高度，在此基础上应运而生Chiplet技术的异构计算架构智能加速卡，基于多核处理器性能和FPGA的并行处理任务能力，具有高算力、高可靠、研发时间短、数据处理速度快等优势，可以适配不同的算法模型，应用到不同的AI智能加速场景中。
[0004]现有运算加速技术中需要解决算力性能和安全隐患的兼顾，而硬件设计的兼容性为亟需解决的问题和难点。

技术实现思路

[0005]为解决上述技术问题，本专利技术本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于Chiplet技术的申威智能加速卡系统，所述加速卡系统中Chiplet架构芯片是以申威处理器和国产FPGA为核心，其特征在于，片间通过高速PCIe、LPC和GPIO信号互连，同时向外引出PCIe、SPI、UART、IIC、DDR4、DDR3、JTAG、GPIO的信号接口；同时Chiplet架构芯片内申威处理器的1组PCIeX4信号向外引出连接到SATA控制芯片，扩展出2路SATA3.0接口和2路mSATA接口，用于连接操作系统盘和数据盘；Chiplet架构芯片内申威处理器的1组PCIeX4信号向外引出连接到千兆网络控制芯片，扩展出4路千兆以太网接口，提供处理器与外设进行数据交换通道；Chiplet架构芯片内申威处理器的1组PCIeX16信号向外引出到PCIe金手指，用于加速卡外部连接接口；Chiplet架构芯片内FPGA芯片的HR和HPBank向外引出GPIO接口，用于系统的动态配置和控制。2.根据权利要求1所述的加速卡系统，其特征在于：Chiplet架构芯片中的IIC信号连接CPLD芯片和RTC时钟芯片，用于本地系统关机、复位功能和实现RTC功能。3.根据权利要求1所述的加速卡系统，其特征...

【专利技术属性】
技术研发人员：郭旭，陆晓峰，潘志浩，王宇，陆淳炀，莫浩鑫，殷军章，
申请(专利权)人：中电科申泰信息科技有限公司，
类型：发明
国别省市：