具有集成电感器芯的印刷电路板制造技术

一种成形具有集成电感器芯的印刷电路板的方法。按照本发明专利技术在铜箔上成形薄镍层。随后，该铜箔结构层合到基材上，使镍层接触基材。除掉铜箔，于是在基材上留下镍层。采用技术上已知的光机械成象和腐蚀技术直接在镍层上镀ＮｉＦｅ和成形ＮｉＦｅ图案，从而形成基材的集成电感器芯。本发明专利技术方法能够省去已知方法中的几个步骤，同时也缩短腐蚀时间和大大减少ＮｉＦｅ的浪费。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及印刷电路板。更具体地说，本专利技术涉及具有集成电感器芯(integral inductor core)的印刷电路板。相关技术印刷电路板在电子领域是熟知的，被广泛用于各种商业和消费品电子领域。就典型而言，印刷电路板是通过在基材上按要求的构型成形金属图案而制成的。在印刷电路板一个或多个表面成形金属图案的一种常用传统技术包括，在一面或两面给介电基材提供金属包层，典型地包铜。按此种方法，为成形典型单面电路板，该铜包层通常采用电镀来施加。随后实施掩模步骤，其中一种光刻胶施加到金属包层表面。通过将光掩模放在膜上使光刻胶成象，其中光掩模上已成形了所要求的金属图案。光刻胶，连同覆盖在其上的光掩模，随后暴露于紫外光中。移去光掩模以后，在该表面上施加显影液以溶解和除掉电路板中不想要金属化的那些区域中的光刻胶。显影后，留下的光刻胶仍覆盖在需要金属的区域，而不想要金属化的区域中则露出下面的铜。该遮掩的电路板随后接受腐蚀处理步骤，其中腐蚀剂侵蚀并除掉未遮掩的区域中的铜。具有集成磁元件如电感器和传感器的印刷电路板的生产在技术上是已知的。一种已知方法描述在《国际电子电路及电子封装杂志》卷23，第1期，p.65～66中。该方法包括，成形由铜缠绕层和NiFe磁性层以及通孔组成的集成磁元件。首先，准备好基材表面以便接受电沉积NiFe层。表面经过清洁，然后喷洒钯活化剂溶液并用热空气鼓风机干燥。鉴于NiFe不能直接镀到钯-活化的表面，故必须首先在整个基材表面沉积化学镍薄层。该镍层构成对钯的阻挡层，于是就能够镀NiFe了。随后，NiFe层镀到整个表面上，并借助光机械成象和腐蚀技术被制成图案。除掉任何暴露的镍层区域，结果获得具有集成电感器的基材。遗憾的是，像这样的方法非常费时，因为必须实施许多步骤，特别是为沉积NiFe而对基材所做的准备步骤。再者，这样的方法由于形成大量废料，因此非常昂贵。因此，目前需要一种较简单、浪费较少并且成本较低的生产具有集成电感器的印刷电路板的方法。现已出乎意料地发现，本专利技术提供了对该问题的解决方案。本专利技术提供一种成形具有集成电感器芯的印刷电路板的方法，省去已知方法中采用的几个步骤，同时缩短了腐蚀时间和减少废料的产生。按照本专利技术，在铜箔上施加薄镍层，所采用的程序描述在WO003568A1，“成形导电轨迹的改良方法及其制成的印刷电路”中，在此收作参考。按照本专利技术，该铜箔结构被层合到基材上，使镍层与基材接触。随后，去掉铜箔，从而在基材上留下镍层。随后，采用两种方法中任何一种在基材上成形集成电感器芯。在第一种方法中，光刻胶施加到镍层上。随后，该光刻胶层以图象方式暴露于光化活性射线并显影，从而除掉光刻胶未成象区域，同时留下成象区域。随后，一个NiFe层沉积到光刻胶未成象区域下面的镍层部分上。随后，除掉光刻胶的其余部分。在第二种方法中，一个NiFe层沉积到镍层上。随后，在该NiFe层上施加光刻胶层。光刻胶层以图象方式接受光化活性射线的曝光并显影，从而除掉光刻胶未成象区域，同时留下成象区域。随后从镍层上除掉那些在光刻胶未成象区域下面的NiFe层部分，如同光刻胶的其余部分一样。经过这两种方法的任何一种之后，还可除掉至少一部分镍层。该方法的结果产生一种具有集成电感器芯的印刷电路板。专利技术概述本专利技术提供一种成形具有集成电感器芯的印刷电路板的方法，包括a)提供一种导电结构，包括其上置有镍层的铜箔；b)将导电结构层合到一种不导电基材的第一表面上，使镍层接触基材的第一表面；c)从导电结构上除掉铜箔，从而在基材第一表面上留下镍层；d)除掉在镍层上形成的任何氧化物；以及e)实施步骤(i)或步骤(ii)(i)在镍层上施加光刻胶；按图象方式(imagewise)用光化活性射线对光刻胶曝光；使光刻胶显影，从而除掉未成象区域，同时留下成象区域；在被除掉的光刻胶未成象区域下面的镍层部分上沉积NiFe层；除掉其余光刻胶；以及任选地除掉至少一部分镍层，从而在基材第一表面成形集成电感器芯；(ii)在镍层上沉积NiFe层；在该NiFe层上施加光刻胶，按图象方式用光化活性射线对光刻胶曝光；使光刻胶显影，从而除掉未成象区域，同时留下成象区域；从镍层上除掉在被除掉的光刻胶未成象区域下面的NiFe层部分；除掉其余光刻胶；以及任选地除掉至少一部分镍层，从而在基材第一表面成形集成电感器芯。本专利技术还提供一种按下述方法成形的具有集成电感器芯的印刷电路板，该方法包括a)提供一种导电结构，包括其上沉积了镍层的铜箔；b)将导电结构层合到一种不导电基材的第一表面上，使镍层接触基材的第一表面；c)从导电结构上除掉铜箔，从而在基材第一表面上留下镍层；d)除掉在镍层上形成的任何氧化物；以及e)实施步骤(i)或步骤(ii)(i)在镍层上施加光刻胶；按图象方式用光化活性射线对光刻胶曝光；使光刻胶显影，从而除掉未成象区域，同时留下成象区域；在被除掉的光刻胶未成象区域下面的镍层部分上沉积NiFe层；除掉其余光刻胶；以及任选地除掉至少一部分镍层，从而在基材第一表面成形集成电感器芯；(ii)在镍层上沉积NiFe层；在该NiFe层上施加光刻胶，按图象方式用光化活性射线对光刻胶曝光；使光刻胶显影，从而除掉未成象区域，同时留下成象区域；从镍层上除掉在被除掉的光刻胶未成象区域下面的NiFe层部分；除掉其余光刻胶；以及任选地除掉至少一部分镍层，从而在基材第一表面成形集成电感器芯。本专利技术还提供一种电感器芯，其成形方法包括a)提供一种导电结构，包括其上置有镍层的铜箔；b)将导电结构层合到一种不导电基材的第一表面上，使镍层接触基材的第一表面；c)从导电结构上除掉铜箔，从而在基材第一表面上留下镍层； d)除掉在镍层上形成的任何氧化物；以及e)实施步骤(i)或步骤(ii)(i)在镍层上施加光刻胶；按图象方式用光化活性射线对光刻胶曝光；使光刻胶显影，从而除掉未成象区域，同时留下成象区域；在被除掉的光刻胶未成象区域下面的镍层部分上沉积NiFe层；除掉其余光刻胶；以及任选地除掉至少一部分镍层，从而在基材第一表面成形集成电感器芯；(ii)在镍层上沉积NiFe层；在该NiFe层上施加光刻胶，按图象方式用光化活性射线对光刻胶曝光；使光刻胶显影，从而除掉未成象区域，同时留下成象区域；从镍层上除掉在被除掉的光刻胶未成象区域下面的NiFe层部分；除掉其余光刻胶；以及任选地除掉至少一部分镍层，从而在基材第一表面成形集成电感器芯。附图简述附图说明图1展示本专利技术方法的流程图。优选实施方案详述本专利技术提供成形具有集成电感器芯的印刷电路板的方法。提供一种导电结构，它包括其上沉积了镍层的铜箔。按照本专利技术，术语“铜箔”优选地涵盖铜或铜合金，但也包括含有锌、黄铜、铬、镍、铝、不锈钢、铁、金、银、钛及其组合和合金的铜箔。铜箔的厚度可根据每一具体用途而变化。在优选的实施方案中，铜箔的厚度介于约5μm～约50μm。典型的铜箔采用熟知的电沉积法制造。一种优选的方法包括由铜盐溶液电沉积铜到旋转金属鼓上。靠近鼓的箔的那侧通常是光滑或发亮的侧，而另一侧具有相对粗糙表面，也称作无光侧。该鼓一般由不锈钢或钛制成，它起阴极作用并随着铜从溶液中沉积而不断接受它。阳极一般由铅合金制造。约5～10V的槽电压施加在阳极与阴极之间，以造成铜的沉积，同时在阳极释放本文档来自技高网...

【技术保护点】
一种成形具有集成电感器芯的印刷电路板的方法，包括：ａ）提供一种导电结构，包括其上置有镍层的铜箔；ｂ）将导电结构层合到一种不导电基材的第一表面上，使镍层接触基材的第一表面；ｃ）从导电结构上除掉铜箔，从而在基材第一表面上 留下镍层；ｄ）除掉在镍层上形成的任何氧化物；以及ｅ）实施步骤（ｉ）或步骤（ｉｉ）：（ｉ）在镍层上施加光刻胶；按图象方式用光化活性射线对光刻胶曝光；使光刻胶显影，从而除掉未成象区域，同时不除掉成象区域；在被除掉的光刻胶 未成象区域下面的镍层部分上沉积ＮｉＦｅ层；除掉其余光刻胶；以及任选地除掉至少一部分镍层，从而在基材第一表面成形集成电感器芯；（ｉｉ）在镍层上沉积ＮｉＦｅ层；在该ＮｉＦｅ层上施加光刻胶，按图象方式用光化活性射线对光刻胶曝光；使光刻胶显 影，从而除掉未成象区域，同时留下成象区域；从镍层上除掉在被除掉的光刻胶未成象区域下面的ＮｉＦｅ层部分；除掉其余光刻胶；以及任选地除掉至少一部分镍层，从而在基材第一表面成形集成电感器芯。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：J梅斯，W赫尔里克，
申请(专利权)人：奥克三井有限公司，
类型：发明
国别省市：US[美国]