具有阶梯式接触配置的三维电路结构及存储器电路结构制造技术

本公开提供了一种具有阶梯式接触配置的三维电路结构及存储器电路结构，用于改善复杂3D电路的制造良率。电路结构包括导体的第一堆叠、导体的第二堆叠和连接电路。导体的第一堆叠和第二堆叠均具有操作区和接触区。第一堆叠的导体在接触区中具有阶梯式布置，以在导体上提供搭接区域。连接电路将第一堆叠的导电层的搭接区域连接至位于第二堆叠的通孔中的贯穿堆叠导体，以连接至位于堆叠下方的电路系统。连接电路包括层间连接件，层间连接件接触第一堆叠的搭接区域，延伸至位于第一堆叠和第二堆叠之上的图案化导体。图案化导体可包括自第一堆叠的层间连接件至第二堆叠的贯穿堆叠导体的联结件。电路结构可包括位于第一堆叠的接触区的多个结构垂直柱。区的多个结构垂直柱。区的多个结构垂直柱。

【技术实现步骤摘要】
具有阶梯式接触配置的三维电路结构及存储器电路结构
[0001]本申请案主张于2021年10月12日提出申请的美国临时专利申请案第63/254,893号的权益，所述申请案并入本案供参考。


[0002]本公开提出了一种有关于用于堆叠的导体(例如三维(three dimensional，3D)存储器中的字线)与具有阶梯式接触配置的三维电路结构及存储器电路结构。

技术介绍

[0003]正在使用导体的堆叠来制造集成电路，以达成更高的密度和内连性。举例而言，在3D存储器中，正在开发具有包括数十层且在某些情形中超过100层的字线的堆叠的电路结构。
[0004]堆叠电路结构可能是易损的，尤其是在制造的某些阶段期间。举例而言，用于制造3D结构的一种方式是有关于形成绝缘层与牺牲层的堆叠，随后对堆叠进行蚀刻以使电路结构成形，以及向电路结构添加有源元件，同时保留牺牲层。在制造的某个阶段处，移除牺牲层且使用导电材料替换牺牲层。在一些类型的3D存储器中，用于替换牺牲层的导电材料可被配置为字线，所述字线用作正在形成的3D存储阵列中的存储单元的栅极。因此，此过本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电路结构，包括：导体的第一堆叠，具有操作区和接触区，所述第一堆叠的导体在所述接触区中具有阶梯式布置，以在所述导体上提供相应的搭接区域；导体的第二堆叠，与所述第一堆叠分离，所述第二堆叠具有操作区和与所述第一堆叠的所述接触区邻近的接触区；以及连接电路，将所述第一堆叠中的导电层的所述搭接区域连接至位于所述第二堆叠的所述接触区中的通孔中的贯穿堆叠导体，所述贯穿堆叠导体连接至位于所述第一堆叠与所述第二堆叠下方的电路系统。2.根据权利要求1所述的电路结构，包括：垂直柱的第一阵列和垂直柱的第二阵列，所述第一阵列穿过所述第一堆叠的所述操作区，所述第二阵列穿过所述第二堆叠的所述操作区，且其中所述连接电路包括：多个层间连接件，位于所述第一堆叠的所述接触区中，所述多个层间连接件中的层间连接件接触所述第一堆叠中的导体上的相应的所述搭接区域，且延伸至位于所述第一堆叠和所述第二堆叠之上的图案化导体；以及所述图案化导体包括自位于所述第一堆叠的所述接触区中的所述多个层间连接件中的层间连接件至位于所述第二堆叠的所述接触区中的所述贯穿堆叠导体的联结件。3.根据权利要求1所述的电路结构，包括多个结构柱，所述多个结构柱位于所述第一堆叠的所述接触区中。4.根据权利要求3所述的电路结构，其中所述多个结构柱中的结构柱设置于具有第一布局面积的通孔中，且所述贯穿堆叠导体设置于具有第二布局面积的通孔中，所述第二布局面积大于所述第一布局面积。5.根据权利要求1所述的电路结构，包括两个结构柱，所述两个结构柱位于在所述第一堆叠中的特定导体的所述搭接区域中穿过所述第一堆叠的相应通孔中。6.一种电路结构，包括：导体的第一堆叠，具有操作区和接触区，所述第一堆叠的导体在所述接触区中具有阶梯式布置，以在所述导体上提供相应的搭接区域；导体的第二堆叠，与所述第一堆叠分离，所述第二堆叠具有操作区和与所述第一堆叠的所述接触区邻近的接触区；垂直柱的第一阵列和垂直柱的第二阵列，所述第一阵列穿过所述第一堆叠的所述操作区，所述第二阵列穿过所述第二堆叠的所述操作区，所述第一阵列和所述第二阵列中的垂直柱包括位于具有第一布局面积的第一通孔中的存储器结构；多个层间连接件，位于所述第一堆叠的所述接触区中，所述多个层间连接件中的层间连接件接触所述第一堆叠中的导体上的相应的所述搭接区域，且延伸至位于所述第一堆叠和所述第二堆叠之上的图案化导体；多个贯穿堆叠导体，位于所述第二堆叠的所述接触区中，所述贯穿堆叠导体自位于所述第一堆叠和所述第二堆叠之上的所述图案化导体延伸至位于所述第二堆叠下面的电路；以及所述图案化导体包括自位于所述第一堆叠的所述接触区中的所述多个层间连接件中的层间连接件至位于所述第二堆叠的所述接触区中的所述多个贯穿堆叠导体中的贯穿堆
叠导体的联结件。7.根据权利要求6所述的电路结构，包括多个结构柱，所述多个结构柱在所述第一堆叠的所述接触区中设置于具有所述第一布局面积的第二通孔中。8.根据权利要求6所述的电路结构，其中所述多个贯穿堆叠导体中的贯穿堆叠导体设置于具有第二布局面积的第三通孔中，所述第二布局面积大于所述第一布局面积。9.根据权利要求6所述的电路结构，其中所述第二堆叠在所述第二堆叠的所述操作区的第二侧上具有第二接触区，所述第二堆叠的导体在所述第二接触区中具有阶梯式布置，以在所述导体上提供相应的搭接区域；且所述第一堆叠在所述第一堆叠的所述操作区的第二侧上具有第二接触区，所述第一堆叠的所述第二接触区与所述第二堆叠的所述第二接触区邻近；所述电路结构还包括：第二多个层间连接件，位于所述第二堆叠的所述第二接触区中，所述第二多个层间连接件中的层间连接件接触所述第二堆叠中的导体上的相应的所述搭接区域，且延伸至位于所述第一堆叠和所述第二堆叠之上的所述图案化导体；第二多个贯穿堆叠导体，位于所述第一堆叠的所述第二接触区中，所述贯穿堆叠导体自位于所述第一堆叠和所述第二堆叠之上的所述图案化导体延伸至位于所述第一堆叠下面的电路；以及所述图案化导体包括自位于所述第二堆叠的所述第二接触区中的所述多个层间连接件中的层间连接件至位于所述第一堆叠的所述第二接触区中的所述多个贯穿堆叠导体中的贯穿堆叠导体的联结件。10.根据权利要求6所述的电路结构，包括两个结构柱，所述两个结构柱位于在所述第一堆叠中的特定导体的所述搭接区域中...

【专利技术属性】
技术研发人员：吴孟晏，叶腾豪，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：