用于数据传输指令的寄存器寻址信息制造技术

本发明专利技术提供了一种数据传输指令，该数据传输指令指定用于识别寄存器存储装置的目标部分的寄存器寻址信息。响应于该数据传输指令，指令解码电路30控制处理电路执行数据传输操作，以向或从该寄存器存储装置的该目标部分传输数据。该寄存器寻址信息至少包括：识别该寄存器存储装置中的用于存储基址值的基址寄存器的基址寄存器标识；以及在该数据传输指令的编码中指定的立即值，该立即值表示要与该基址值相加以提供索引值的值，该索引值用于选择该寄存器存储装置的该目标部分。这对于提供支持可扩展到可变数据结构大小的代码并且支持循环展开的指令集架构可以是有用的。环展开的指令集架构可以是有用的。环展开的指令集架构可以是有用的。

【技术实现步骤摘要】
【国外来华专利技术】用于数据传输指令的寄存器寻址信息
[0001]本技术涉及数据处理领域。
[0002]数据传输指令可在数据处理中用于控制向或从寄存器存储装置传输数据。
[0003]至少一些示例提供了一种装置，该装置包括：指令解码电路，该指令解码电路用于对指令进行解码；寄存器存储装置，该寄存器存储装置用于存储数据；以及处理电路，该处理电路用于响应于由该指令解码电路解码的指令来执行数据处理，以生成要写入该寄存器存储装置中的至少一个寄存器的处理结果；其中：响应于指定用于识别该寄存器存储装置的目标部分的寄存器寻址信息的数据传输指令，该指令解码电路被配置为控制该处理电路执行数据传输操作以向或从该寄存器存储装置的该目标部分传输数据；并且该寄存器寻址信息至少包括：基址寄存器标识，该基址寄存器标识识别该寄存器存储装置中的用于存储基址值的基址寄存器；以及立即值，该立即值在该数据传输指令的编码中指定，该立即值表示要与该基址值相加以提供索引值的值，该索引值用于选择该寄存器存储装置的该目标部分。
[0004]至少一些示例提供了一种方法，该方法包括：对指令进行解码；以及响应于被解码的指令，控制处理本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种装置，所述装置包括：指令解码电路，所述指令解码电路用于对指令进行解码；寄存器存储装置，所述寄存器存储装置用于存储数据；和处理电路，所述处理电路用于响应于由所述指令解码电路解码的指令来执行数据处理，以生成要写入所述寄存器存储装置中的至少一个寄存器的处理结果；其中：响应于指定用于识别所述寄存器存储装置的目标部分的寄存器寻址信息的数据传输指令，所述指令解码电路被配置为控制所述处理电路执行数据传输操作以向或从所述寄存器存储装置的所述目标部分传输数据；并且所述寄存器寻址信息至少包括：基址寄存器标识，所述基址寄存器标识识别所述寄存器存储装置中的用于存储基址值的基址寄存器；和立即值，所述立即值在所述数据传输指令的编码中被指定，所述立即值表示要与所述基址值相加以提供索引值的值，所述索引值用于选择所述寄存器存储装置的所述目标部分。2.根据权利要求1所述的装置，其中所述寄存器存储装置包括用于存储至少一个二维(2D)数据阵列的2D阵列寄存器存储装置；并且所述寄存器存储装置的所述目标部分包括所述2D阵列寄存器存储装置的目标部分。3.根据权利要求2所述的装置，其中所述数据传输操作包括向或从所述2D阵列寄存器存储装置的所述目标部分传输目标2D阵列的子部分，所述索引值识别所述目标2D阵列的哪个子部分要被传输。4.根据权利要求3所述的装置，其中所述子部分包括在所述目标2D阵列内共享同一垂直位置的单个水平元素组或在所述目标2D阵列内共享同一水平位置的单个垂直元素组。5.根据权利要求3和4中任一项所述的装置，其中所述数据传输指令指定识别水平方向和垂直方向中的一者的阵列方向标识；当所述阵列方向标识识别所述水平方向时，所述目标2D阵列的所述子部分包括由所述索引值识别的所述目标2D阵列的至少一个水平元素组，每个水平元素组包括在所述目标2D阵列内共享同一垂直位置的元素；并且当所述阵列方向标识识别所述垂直方向时，所述目标2D阵列的所述子部分包括由所述索引值识别的所述目标2D阵列的至少一个垂直元素组，每个垂直元素组包括在所述目标2D阵列内共享同一水平位置的元素。6.根据权利要求3至5中任一项所述的装置，其中所述数据传输指令与来自由所述处理电路支持的多个数据元素大小当中的针对所述数据传输指令指定的当前数据元素大小E相关联，所述当前数据元素大小E识别与所述目标2D阵列中的每个元素相关联的数据元素大小。7.根据权利要求6所述的装置，其中使用所述数据传输指令的指令编码的N
imm
位对所述立即值进行编码，其中N
imm
根据所述当前数据元素大小E是可变的，其中N
imm
随着E减小而增大。8.根据权利要求3至7中任一项所述的装置，其中所述2D阵列寄存器存储装置包括N
R
个向量寄存器，每个向量寄存器包括MVL位；
所述指令解码电路被配置为：根据支持针对所述2D阵列寄存器存储装置的所述N
R
个向量寄存器的可变向量长度MVL的指令集架构，对指令进行解码，其中由所述指令集架构支持的最小向量长度为MVL
min
；并且对于所述目标2D阵列的元素针对其具有数据元素大小E的所述数据传输指令，能够在所述数据传输指令的所述指令编码中被编码为所述立即值的不同数值的数量小于MVL
min
/E。9.根据权利要求2至8中任一项所述的装置，其中所述2D阵列寄存器存储装置能够被逻辑地划分为至少两个阵列存储区域，每个阵列存储区域用于存储相应的2D阵列；并且所述寄存器寻址信息还包括识别所述2D阵列寄存器存储装置的所选择的阵列存储区域的阵列标识，所述索引值识别所选择的阵列存储区域的哪个子部分是所述寄存器存储装置的所述目标部分。10.根据权利要求9所述的装置，其中所述处理电路被配置为基于变量映射来识别所述2D阵列寄存器存储装置的哪个部分是与所述阵列标识的给定值相对应的所述阵列存储区域，所述变量映射取决于针对所述数...

【专利技术属性】
技术研发人员：奈杰尔，
申请(专利权)人：ARM有限公司，
类型：发明
国别省市：