一种像素电路、驱动方法及显示装置制造方法及图纸

本申请公开一种像素电路、驱动方法及显示装置，该像素电路包括发光模块、第一晶体管以及第一电容，第一晶体管的顶栅写入数据信号时第一晶体管导通时，以使所述发光模块工作；本申请通过设置第一电容在补偿阶段中存储第一晶体管的阈值电压，并在发光阶段中利用阈值电压对数据信号进行补偿，以抵消数据信号中阈值电压的部分，有利于减小第一晶体管的阈值电压对发光模块电流的影响，进而可降低因第一驱动晶体管阈值电压发生漂移对发光模块亮度的影响。响。响。

【技术实现步骤摘要】
一种像素电路、驱动方法及显示装置


[0001]本申请涉及显示面板
，尤其涉及一种像素电路、驱动方法及显示装置。

技术介绍

[0002]有机发光二极管(Organic Light Emitting Diode，OLED)显示器具有比传统液晶显示器更高色域、宽视角、对比度以及响应时间等优点，受到广泛关注。
[0003]当前的OLED显示器对于驱动晶体管的阈值电压非常敏感，然而在生产或使用过程中，显示区的阈值电压容易发生漂移；这就会导致OLED显示器的像素电路的电流不稳定，进而造成显示亮度不均匀的情况。
[0004]由此，如何解决因驱动晶体管的阈值电压发生漂移，而导致显示面板亮度不均匀的问题是目前急需解决的问题。

技术实现思路

[0005]本申请旨在提供一种像素电路、驱动方法以及显示装置，以解决因驱动晶体管的阈值电压发生漂移，而导致显示面板亮度不均匀的问题。
[0006]而本申请为解决上述技术问题所采用了以下方案。
[0007]第一方面，本申请提供一种像素电路，所述像素电路包括：
[0008]发光模块；
[0009]第一晶体管，所述第一晶体管为双栅型晶体管，所述第一晶体管的漏极被配置为输入电源电压，所述第一晶体管的源极连接所述发光模块；
[0010]第一电容，所述第一电容的第一端连接所述第一晶体管的底栅，所述第一电容的第二端连接所述第一晶体管的源极；
[0011]其中，在补偿阶段，所述第一晶体管的顶栅与源极导通，所述第一晶体管的底栅输入参考电压，以使所述第一电容存储所述第一晶体管的阈值电压；在所述补偿阶段之后的发光阶段，所述第一晶体管的顶栅写入数据信号，并利用所述第一电容存储的所述阈值电压对所述数据信号进行补偿，以使所述第一晶体管导通。
[0012]在本申请的部分实施例中，所述像素电路还包括：
[0013]第二晶体管，所述第二晶体管的第一端连接所述第一晶体管的源极，所述第二晶体管的第二端连接所述发光模块；
[0014]所述第二晶体管被配置为在所述发光阶段导通。
[0015]在本申请的部分实施例中，所述像素电路还包括：
[0016]第三晶体管，所述第三晶体管的第一端连接所述第一晶体管的顶栅，所述第三晶体管的第二端连接所述第一晶体管的源极；
[0017]第四晶体管，所述第四晶体管的第一端被配置为输入所述参考电压，所述第四晶体管的第二端连接在所述第一晶体管的底栅和所述第一电容之间；
[0018]其中，所述第三晶体管和所述第四晶体管被配置为在所述补偿阶段中导通。
[0019]在本申请的部分实施例中，所述像素电路还包括：
[0020]第五晶体管，所述第五晶体管的第一端被配置为输入初始信号，所述第五晶体管的第二端连接所述发光模块；
[0021]其中，所述第二晶体管、所述第三晶体管、所述第四晶体管和所述第五晶体管被配置为在所述补偿阶段之前的复位阶段导通。
[0022]在本申请的部分实施例中，所述像素电路还包括：
[0023]第二电容，所述第二电容的第一端连接所述第一晶体管的顶栅，所述第二电容的第二端连接所述第一晶体管的源极；
[0024]所述第二电容被配置为在所述补偿阶段和所述发光阶段之间的写入阶段中，存储所述数据信号；并在所述发光阶段中向所述第一晶体管的顶栅写入所述数据信号。
[0025]在本申请的部分实施例中，所述像素电路还包括：
[0026]第六晶体管，所述第六晶体管的第一端被配置为输入数据信号，所述第六晶体管的第二端连接在所述第一晶体管的顶栅和所述第二电容之间；
[0027]其中，所述第六晶体管被配置为在所述写入阶段导通。
[0028]在本申请的部分实施例中，所述像素电路还包括：
[0029]第七晶体管，所述第七晶体管的第一端被配置为输入初始信号，所述第七晶体管的第二端连接所述第一晶体管的源极；
[0030]其中，所述第七晶体管被配置为在写入阶段导通。
[0031]第二方面，本申请还提供一种像素电路的驱动方法，应用在上述的像素电路上；所述驱动方法包括：
[0032]补偿阶段：采用所述第一电容存储所述第一晶体管的阈值电压；
[0033]发光阶段：利用所述阈值电压对所述第一晶体管顶栅写入的数据信号进行补偿，以使所述第一晶体管导通。
[0034]在本申请的部分实施例中，所述补偿阶段的步骤中：
[0035]所述第一晶体管顶栅与所述第一晶体管源极之间的第一电压差为0，且所述第一晶体管底栅和所述第一晶体管源极之间的第二电压差逐渐降低，降低至所述第二电压差等于所述阈值电压，此时所述第一电容存储下所述第二电压差。
[0036]在本申请的部分实施例中，所述补偿阶段和所述发光阶段之间还包括：
[0037]写入阶段：向第二电容中写入数据信号，所述数据信号用于在发光阶段写入到所述第一晶体管的顶栅上。
[0038]在本申请的部分实施例中，所述补偿阶段之前还包括：
[0039]复位阶段：在所述第一晶体管的顶栅以及源极输入初始信号；和在所述第一晶体管的底栅输入参考电压。
[0040]第三方面，本申请还提供一种显示装置，包括电路板，上述的像素电路集成在所述电路板上。
[0041]本申请所提供的一种像素电路、驱动方法及显示装置，该像素电路包括发光模块、第一晶体管以及第一电容，第一晶体管的顶栅写入数据信号时第一晶体管导通时，以使所述发光模块工作；本申请通过设置第一电容在补偿阶段中存储第一晶体管的阈值电压，并在发光阶段中利用阈值电压对数据信号进行补偿，以抵消数据信号中阈值电压的部分，有
利于减小第一晶体管的阈值电压对发光模块电流的影响，进而可降低因第一驱动晶体管阈值电压发生漂移对发光模块亮度的影响。
附图说明
[0042]为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0043]图1为本申请现有技术中的像素电路的结构示意图；
[0044]图2为本申请一实施例提供的像素电路的结构示意图；
[0045]图3为本申请一实施例提供的像素电路的驱动方法的步骤示意图；
[0046]图4为本申请图2对应的时序控制示意图。
[0047]主要元件符号说明：
[0048]T1
‑
第一晶体管，T2
‑
第二晶体管，T3
‑
第三晶体管，T4
‑
第四晶体管，T5
‑
第五晶体管，T6
‑
第六晶体管，T7
‑
第七晶体管，Cth
‑
第一电容，Cst
‑
第二电容，LED
‑
发光模块本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种像素电路，其特征在于，所述像素电路包括：发光模块；第一晶体管，所述第一晶体管为双栅型晶体管，所述第一晶体管的漏极被配置为输入电源电压，所述第一晶体管的源极连接所述发光模块；第一电容，所述第一电容的第一端连接所述第一晶体管的底栅，所述第一电容的第二端连接所述第一晶体管的源极；其中，在补偿阶段，所述第一晶体管的顶栅与源极导通，所述第一晶体管的底栅输入参考电压，以使所述第一电容存储所述第一晶体管的阈值电压；在所述补偿阶段之后的发光阶段，所述第一晶体管的顶栅写入数据信号，并利用所述第一电容存储的所述阈值电压对所述数据信号进行补偿，以使所述第一晶体管导通。2.根据权利要求1所述的像素电路，其特征在于，所述像素电路还包括：第二晶体管，所述第二晶体管的第一端连接所述第一晶体管的源极，所述第二晶体管的第二端连接所述发光模块；所述第二晶体管被配置为在所述发光阶段导通。3.根据权利要求2所述的像素电路，其特征在于，所述像素电路还包括：第三晶体管，所述第三晶体管的第一端连接所述第一晶体管的顶栅，所述第三晶体管的第二端连接所述第一晶体管的源极；第四晶体管，所述第四晶体管的第一端被配置为输入所述参考电压，所述第四晶体管的第二端连接在所述第一晶体管的底栅和所述第一电容之间；其中，所述第三晶体管和所述第四晶体管被配置为在所述补偿阶段中导通。4.根据权利要求3所述的像素电路，其特征在于，所述像素电路还包括：第五晶体管，所述第五晶体管的第一端被配置为输入初始信号，所述第五晶体管的第二端连接所述发光模块；其中，所述第二晶体管、所述第三晶体管、所述第四晶体管和所述第五晶体管被配置为在所述补偿阶段之前的复位阶段导通。5.根据权利要求2所述的像素电路，其特征在于，所述像素电路还包括：第二电容，所述...

【专利技术属性】
技术研发人员：沈钟植，王文清，聂诚磊，
申请(专利权)人：深圳市华星光电半导体显示技术有限公司，
类型：发明
国别省市：