一种拼接屏中的PHY间干扰消除方法技术

本发明专利技术涉及拼接屏技术领域，具体为一种拼接屏中的PHY间干扰消除方法，包括以下步骤：S1：在拼接屏中，一颗ASIC内封装两个PHY；S2：将同一颗ASIC内的两个PHY的时钟同步；S3：发送信息在两个PHY之间传递作为彼此自适应滤波器的参考，实现串扰消除。本发明专利技术通过在拼接屏中，一颗ASIC内封装两个PHY，将同一颗ASIC内的两个PHY的时钟同步以及发送信息在两个PHY之间传递作为彼此自适应滤波器的参考，实现串扰消除，解决目前两个PHY会共用变压器和RJ45接插件，所以收发数据时会存在相互干扰，可以称为PHY间近端串扰的技术问题。PHY间近端串扰的技术问题。PHY间近端串扰的技术问题。

【技术实现步骤摘要】
一种拼接屏中的PHY间干扰消除方法


[0001]本专利技术涉及拼接屏
，具体为一种拼接屏中的PHY间干扰消除方法。

技术介绍

[0002]拼接屏既能单独作为显示器使用，又可以拼接成超大屏幕使用，根据不同使用需求，通过图形处理器来实现画面可变大也可变小的功能，单屏多画面显示、单屏单画面显示、任意拼接屏组合显示、图像拼接、全屏拼接，图像边框可选补偿或遮盖，支持数字信号的漫游、缩放拉伸、跨屏显示，各种显示预案的设置和运行，全高清信号实时处理。
[0003]当视频流需要在不同显示屏幕之间传递时，信号由video source发送至拼接屏(多个显示模块组成的显示集群)，信号在不同的显示模块之间传递，对于每个显示模块来说，信号一进一出，使用两个PHY，为了降低成本，考虑将两个PHY集成在一起来作为一颗ASIC，这样两个PHY可以共用部分模块，从而可以最大程度地降低成本。
[0004]但是两个PHY会共用变压器和RJ45接插件，所以收发数据时会存在相互干扰，可以称为PHY间近端串扰，现有技术中还没有提出一种用于减小或消除同一颗ASIC内本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种拼接屏中的PHY间干扰消除方法，其特征在于，包括以下步骤：S1：在拼接屏中，一颗ASIC内封装两个PHY；S2：将同一颗ASIC内的两个PHY的时钟同步；S3：发送信息在两个PHY之间传递作为彼此自适应滤波器的参考，实现串扰消除。2.根据权利要求1所述的一种拼接屏中的PHY间干扰消除方法，其特征在于，所述S2中具体还包括：S21：同一颗ASIC中的两个PHY采用固定配置，Master与Slave的配置不随link_partner而改变，Master将时钟同步于Slave；S22：相邻的两个显示模块采用配对的连接方式，本模块的Master与相邻模块的Slave相连或者本模块的Slave与相邻模块的Master相连。3.根据权利要求2所述的一种拼接屏中的PHY间干扰消除方法，其特征在于，所述S21中Master将时钟同步于Slave包括：同一颗ASIC中的两个PHY(PHY1和PHY2)的时钟来源于同一个晶振，相位合成器以晶振的正弦输出为输入，以频率控制字为参考来调整自身输出时钟信号的频率与相位，为两个PHY提供工作时钟，其中相位合成器1的频率控制字始终来自于PHY1(Slave)；相位合成器2的频率控制字在建立link的过程中来自于PHY2(Master)，待PHY1(Slave)建立link后其频率控制字来自于PHY1(Slave)。4.根据权利要求3所述的一种拼接屏中的PHY间干扰消除方法，其特征在于，所述S3中具体还包括：S31：发送信息在两个PHY(PHY1和PHY2)之间传递作为彼此自适应滤波器的参考；S32：采用循环搜索策略确定PHY1(PHY2)的每队差分传输线依次对PHY2(PHY1)的每队差分传输线的干扰大小；S33：根据滤波器的系数大小来自动决定对PHY1(PHY2)中对应的差分传输线的干扰进行跟踪消除。5.根据权利要求4所述的一种拼接屏中的PHY间干扰消除方法，其特征在于，所述自适应滤波器更新过程如下：设为x(n)L x(n
‑
L)为PHY1(PHY2)的某个差分传输线发送出去的数据也为输入信号，而d(n)为不同时刻的串扰；其中e(n)为误差信号，y(...

【专利技术属性】
技术研发人员：冯磊，
申请(专利权)人：裕太微电子股份有限公司，
类型：发明
国别省市：