一种安装有片状电子元器件的陶瓷基板的制造方法，其特征在于，包含以下工序： 将陶瓷烧结体作为坯料而且具有端子电极的片状电子元器件安装在陶瓷生体上、使得其端子电极与所述陶瓷生体上形成的导体部分接触的工序；以及 将安装有所述片状电子元器件的所述陶瓷生体进行烧结、使得所述陶瓷生体上的所述导体部分与所述片状电子元器件的端子电极利用烧结而形成一体的工序。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及，更详细来说，涉及不用焊锡或等导电性粘接剂等接合材料而能够将片状电子元器件安装在陶瓷基板上的。
技术介绍
在陶瓷基板上安装电子元器件时，通常例如在专利文献1中所提出的方法那样，在烧结完成的陶瓷基板的表面电极部分涂布焊糊，在利用安装机械将电子元器件在该表面电极部分上之后，对安装有电子元器件的陶瓷基板进行回流焊处理，从而通过焊锡将电子元器件接合固定在陶瓷基板上。专利文献1特开昭61-263297号公报但是，在以往的陶瓷基板的制造方法的情况下，由于在陶瓷基板上安装电子元器件时要使用焊锡，因此包含电子元器件的陶瓷基板的高度正因为焊锡的涂布量而增高，在力图降低电子元器件的高度方面是不利的。另外，虽然也考虑将电子元器件埋入陶瓷基板内以降低高度，但在陶瓷基板上必须设置凹坑。另外，作为焊锡安装的前提条件，是对陶瓷基板必须进行镀层处理，但由于镀层处理而带来的问题是成本高，而且电极成分或陶瓷成分的一部分溶于镀液中，使电极强度及其板强度降低。另外，陶瓷基板因烧结而收缩，因此在涂布焊糊时，需要准备多个所使用的掩模，以适应不同的收缩率。再有，由于掩膜与陶瓷基板的偏移及糊料涂布量的差异等原因，元器件之间的间距受到限制，相应基板设计规则受到限制，也成为有碍于基板小型化的因素之一。另外，在电子元器件安装时等情况下的回流焊处理中，由于焊锡爆裂而在间距窄的部分也有短路的危险。作为其原因可以认为是，由于电子元器件的外部端子电极及其板的表面电极的双方都利用烧结处理形成，因此在它们的电极内残留微小的空隙，在电极进行湿法镀层处理时等情况下，空隙内吸收了水分，该水分因回流焊处理时的热量而汽化和膨胀。另外，在焊锡安装时，还有焊锡毛刺等问题。再有，作为电子元器件安装时的其它问题，是具有对基板平滑性的要求。近年来，要求电子元器件降低高度，同时要求减薄基板厚度，有关这方面的要求越来越高，但是一般基板越薄，烧结时存在翘曲或弯曲增大的趋势。若基板的翘曲或弯曲增大，则在安装电子元器件时，有时基板会产生裂纹，基板越薄，该趋势越大。本专利技术正是为了解决上述问题而提出的，其目的在于提供不使用焊锡或导电性粘结剂等接合材料而能够在陶瓷基板上可靠安装片状电子元器件、能够实现高密度安装的。
技术实现思路
本专利技术的第1方面所述的安装有片状电子元器件的陶瓷基板的制造方法，包括将陶瓷烧结体作为坯料而且具有端子电极的片状电子元器件安装在陶瓷生体上、使得其端子电极与所述陶瓷生体上形成的导体部分接触的工序；以及将安装有所述片状电子元器件的所述陶瓷生体进行烧结、使得所述陶瓷生体上的导体部分与所述片状电子元器件的端子电极利用烧结而形成一体的工序。另外，本专利技术的第2方面所述的安装有片状电子元器件的陶瓷基板的制造方法，是在第1方面所述的专利技术中，将所述陶瓷生体做成陶瓷生片，将安装有所述片状电子元器件的陶瓷生片与其它的陶瓷生片一起进行叠层，对这样叠层而构成的未烧结的陶瓷叠层体进行烧结。另外，本专利技术的第3方面所述的安装有片状电子元器件的陶瓷基板的制造方法，是在第2方面所述的专利技术中，包含在所述未烧结的陶瓷叠层体的最表面层或内层上附加以在所述陶瓷生片的烧结温度下实质上不烧结的难烧结性粉末为主要成分的约束层的工序。另外，本专利技术的第4方面所述的安装有片状电子元器件的陶瓷基板的制造方法，是在第3方面所述的专利技术中，将所述约束层形成为包含所述难烧结性粉末及有机粘结剂的片状约束层。另外，本专利技术的第5方面所述的安装有片状电子元器件的陶瓷基板的制造方法，是在第4方面所述的专利技术中，包含在所述未烧结的陶瓷叠层体的最表层附加所述片状约束层、并通过将它压紧使所述片状电子元器件嵌入所述陶瓷生片的工序。另外，本专利技术的第6方面所述的安装有片状电子元器件的陶瓷基板的制造方法，是在第5方面所述的专利技术中，对附加了所述约束层的所述未烧结的陶瓷叠层体，一面施加0.1～10MPa的压力，一面进行烧结。另外，本专利技术的第7方面所述的安装有片状电子元器件的陶瓷基板的制造方法，是在第3方面所述的专利技术中，将所述约束层作为含有所述难烧结性粉末的压粉体的约束层，形成在所述未烧结的陶瓷叠层体的最表面。另外，本专利技术的第8方面所述的安装有片状电子元器件的陶瓷基板的制造方法，是在第1方面所述的专利技术中，包含在所述陶瓷生体上附加包含在所述陶瓷生体的烧结温度下实质上不烧结的难烧结性粉末及有机粘结剂，而且具有与所述片状电子元器件的端子电极相对应的通孔导体部分的片状约束层、并在所述通孔导体部分形成所述导体部分的工序。另外，本专利技术的第9方面所述的安装有片状电子元器件的陶瓷基板的制造方法，是在第1至第8方面的任一项所述的专利技术中，将所述片状电子元器件通过有机系粘结剂，安装在所述陶瓷生体的导体部分上。另外，本专利技术的第10方面所述的安装有片状电子元器件的陶瓷基板的制造方法，是在第1至第9方面的任一项所述的专利技术中，将所述陶瓷生体做成以低温烧结陶瓷粉末为主要成分的陶瓷生片，利用分别以银、铜或金为主要成分的电极材料，形成所述片状电子元器件的端子电极及所述陶瓷生片上的导体部分。另外，本专利技术的第11方面所述的安装有片状电子元器件的陶瓷基板，将陶瓷烧结体作为坯料而且具有端子电极的片状电子元器件安装在具有表面电极的陶瓷基板上，所述陶瓷基板的表面电极与所述片状电子元器件的端子电极利用烧结而形成一体。另外，本专利技术的第12方面所述的安装有片状电子元器件的陶瓷基板，将陶瓷烧结体作为坯料而且具有端子电极的片状电子元器件安装在具有表面电极的陶瓷基板上，所述陶瓷基板的表面电极与所述片状电子元器件的端子电极，不通过焊锡及导电性粘接剂、而且以无角焊缝进行连接。另外，本专利技术的第13方面所述的安装有片状电子元器件的陶瓷基板，是在第11或第12方面所述的专利技术中，所述表面电极是凸点电极。另外，本专利技术的第14方面所述的安装有片状电子元器件的陶瓷基板，是在第11或第12方面所述的专利技术中，所述片状电子元器件的至少一部分，埋入所述陶瓷基板的表面。另外，本专利技术的第15方面所述的安装有片状电子元器件的陶瓷基板，是在第11至第14方面的任一项所述的专利技术中，所述陶瓷基板是将多层低温烧结陶瓷层叠层而成的陶瓷多层基板，所述片状电子元器件的端子电极及所述陶瓷多层基板的表面电极，分别以银、铜或金为主要成分。根据本专利技术的第1至第15方面所述的专利技术，能够提供不使用焊锡或导电性粘结剂等接合材料而能够在陶瓷基板上可靠安装片状电子元器件、能够实现高密度安装的。附图说明图1(a)(b)分别所示为本专利技术的片状安装基板一实施形态的主要部分放大剖视图，(a)所示为剖视图，(b)所示为烧结前的同一部分的剖视图。图2(a)～(e)分别为以工序顺序表示图1所示的片状安装型基板的制造方法一实施形态的工序图。图3(a)～(c)分别为表示图2所示的工序图的继续的工序图。图4所示为本专利技术的片状安装型基板及其实施形态的剖视图。图5所示为本专利技术的片状安装型基板的制造方法的其它实施形态图，是与图3(a)相当的图。图6(a)～(c)分别为以工序顺序表示本专利技术的安装有片状电子元器件的陶瓷基板的制造方法其它实施形态的工序图。图7(a)(b)分别为以工序顺序表示本专利技术的安装有片状电子元器件的陶瓷基板的制造方法其它实施形态的工序图。图8所示为本专利技术的安装有片状电子元器件的陶本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】
【专利技术属性】
技术研发人员：筑泽孝之，池田哲也，近川修，
申请(专利权)人：株式会社村田制作所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。