选通驱动电路和包括其的显示装置制造方法及图纸

公开了一种选通驱动电路和包括其的显示装置。一种信号发送器包括：第一充电控制器，其被配置为响应于VST节点的电压而对第一控制节点进行充电；第二充电控制器，其被配置为使用响应于跟随在第N个时钟之后生成的第(N+1)个时钟而导通的第一晶体管对第二控制节点进行充电；第一放电控制器，其被配置为在第二控制节点的充电时段中使第一控制节点放电；以及第二放电控制器，其被配置为在VST节点的电压为高电压时或者在第一控制节点的充电时段中使第二控制节点放电。第二控制节点放电。第二控制节点放电。

【技术实现步骤摘要】
选通驱动电路和包括其的显示装置


[0001]本公开涉及选通驱动电路和包括其的显示装置。

技术介绍

[0002]电致发光显示装置可以根据发光层的材料而被划分为无机发光显示装置和有机发光显示装置。有源矩阵有机发光显示装置包括自身生成光的有机发光二极管(OLED)，并且具有高响应率、高发光效率、高亮度和大视角方面的优点。在有机发光显示装置中，OLED形成在每个像素处。有机发光显示装置具有高响应率、高发光效率、高亮度和大视角，并且能够以全黑表现黑色灰度(gradation)，由此实现高对比度和高色彩再现率。
[0003]有机发光显示装置的像素电路包括发光元件、用于驱动发光元件的驱动元件、以及一个或更多个开关元件。开关元件根据选通电压而导通或关断，以连接或断开像素电路的主节点。驱动元件和开关元件可以一起实施为晶体管。
[0004]选通驱动电路生成要被施加到构成像素电路的开关元件的栅电极的选通脉冲，以控制开关元件。由于这样的选通驱动电路由许多晶体管组成，因此当将其设置在显示面板的基板上时，显示面板的边框区域可能会增大。<br/>
技术实现思路
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种选通驱动电路，所述选通驱动电路包括：移位寄存器，所述移位寄存器包括信号发送器，所述信号发送器被配置为接收起始脉冲和移位时钟并且以级联结构连接以依次生成选通脉冲；其中，第N个信号发送器包括：VST节点，所述起始脉冲或来自前一信号发送器的进位信号被施加到所述VST节点；一个或更多个CLK节点，所述移位时钟被输入到所述一个或更多个CLK节点；VDD节点，高电位驱动电压被施加到所述VDD节点；VSS节点，低电位基准电压被施加到所述VSS节点；第一控制节点，所述第一控制节点被配置为控制第一上拉晶体管；第二控制节点，所述第二控制节点被配置为控制第一下拉晶体管；第一充电控制器，所述第一充电控制器被配置为响应于所述VST节点的电压而对所述第一控制节点进行充电；第二充电控制器，所述第二充电控制器被配置为使用响应于跟随在第N个时钟之后生成的第(N+1)个时钟而导通的第一晶体管对所述第二控制节点进行充电；第一放电控制器，所述第一放电控制器被配置为在所述第二控制节点的充电时段中使所述第一控制节点放电；以及第二放电控制器，所述第二放电控制器被配置为在所述VST节点的电压为高电压时或者在所述第一控制节点的充电时段期间使所述第二控制节点放电，其中N是正整数。2.根据权利要求1所述的选通驱动电路，其中，所述移位时钟包括：输入到第一CLK节点的所述第N个时钟、跟随在所述第N个时钟之后输入到第二CLK节点的所述第(N+1)个时钟、以及跟随在所述第(N+1)个时钟之后输入到第三CLK节点的另一时钟，其中，所述低电位基准电压包括：第一低电位基准电压，所述第一低电位基准电压被施加到第一VSS节点；以及第二低电位基准电压，所述第二低电位基准电压被设置为低于所述第一低电位基准电压并且被施加到第二VSS节点。3.根据权利要求2所述的选通驱动电路，其中，所述一个或更多个CLK节点包括所述第一CLK节点、所述第二CLK节点和所述第三CLK节点，并且其中，所述VSS节点包括所述第一VSS节点和所述第二VSS节点。4.根据权利要求2所述的选通驱动电路，其中，跟随在所述第(N+1)个时钟之后输入到所述第三CLK节点的所述另一时钟是在所述第(N+1)个时钟之后生成的第(N+2)个时钟或者在所述第(N+2)个时钟之后生成的第(N
‑
1)个时钟。5.根据权利要求2所述的选通驱动电路，其中，所述第一晶体管包括：连接到所述第二CLK节点的栅电极、连接到所述VDD节点的第一电极、以及连接到所述第二控制节点的第二电极。6.根据权利要求2所述的选通驱动电路，所述选通驱动电路还包括：第二上拉晶体管，所述第二上拉晶体管被配置为由所述第一控制节点控制；以及第二下拉晶体管，所述第二下拉晶体管被配置为由所述第二控制节点控制，
其中，所述第一上拉晶体管包括连接到所述第一控制节点的栅电极、连接到所述第一CLK节点的第一电极、以及连接到第一输出节点的第二电极，所述第二上拉晶体管包括连接到所述第一控制节点的栅电极、连接到所述第一CLK节点的第一电极、以及连接到第二输出节点的第二电极，所述第一下拉晶体管包括连接到所述第二控制节点的栅电极、连接到所述第一输出节点的第一电极、以及连接到所述第一VSS节点的第二电极，并且所述第二下拉晶体管包括连接到所述第二控制节点的栅电极、连接到所述第二输出节点的第一电极、以及连接到所述第一VSS节点的第二电极。7.根据权利要求6所述的选通驱动电路，其中，所述第一输出节点被配置为输出所述选通脉冲，并且所述第二输出节点被配置为输出所述进位信号。8.根据权利要求2所述的选通驱动电路，其中，所述第一充电控制器包括：第2
‑
1晶体管，所述第2
‑
1晶体管包括共同连接到所述VST节点的栅电极和第一电极、以及连接到缓冲节点的第二电极；第2
‑
2晶体管，所述第2
‑
2晶体管包括连接到所述VST节点的栅电极、连接到所述缓冲节点的第一电极、以及连接到所述第一控制节点的第二电极；以及第三晶体管，所述第三晶体管包括连接到所述第一控制节点的栅电极、连接到所述VDD节点的第一电极、以及连接到所述缓冲节点的第二电极。9.根据权利要求8所述的选通驱动电路，其中，所述第一放电控制器包括：第4
‑
1晶体管，所述第4
‑
1晶体管包括连接到所述第二控制节点的栅电极、连接到所述第一控制节点的第一电极、以及连接到所述缓冲节点的第二电极；以及第4
‑
2晶体管，所述第4
‑
2晶体管包括连接到所述第二控制节点的栅电极、连接到所述缓冲节点的第一电极、以及连接到所述第一VSS节点的第二电极。10.根据权利要求2至9中的任一项所述的选通驱动电路，其中，所述第二放电控制器包括：第五晶体管，所述第五晶体管包括连接到所述VST节点的第一栅电极、连接到所述第二VSS节点的第二栅电极、连接到所述第二控制节点的第一电极、以及连接到所述第一VSS节点的第二电极；以及第六晶体管，所述第六晶体管包括连接到所述第一控制节点的第一栅电极、连接到所述第二VSS节点的第二栅电极、连接到所述第二控制节点的第一电极、以及连接到所述第一VSS节点的第二电极。11.根据权利要求5所述的选通驱动电路，其中，所述第二充电控制器还包括：第十一晶体管，所述第十一晶体管包括连接到所述第三CLK节点的栅电极、连接到所述VDD节点的第一电极、以及连接到所述第二控制节点的第二电极。12.根据权利要求11所述的选通驱动电路，其中，所述第一放电控制器包括：第五晶体管，所述第五晶体管包括连接到所述VST节点的第一栅电极、连接到所述第二VSS节点的第二栅电极、连接到所述第二控制节点的第一电极、以及连接到所述第一VSS节点的第二电极；以及第六晶体管，所述第六晶体管包括连接到所述第一控制节点的第一栅电极、连接到所述第二VSS节点的第二栅电极、连接到所述第二控制节点的第一电极、以及连接到所述第一
VSS节点的第二电极。13.根据权利要求1所述的选通驱动电路，其中，所述第二放电控制器包括：第5
‑
1晶体管，所述第5
‑
1晶体管包括连接到所述VST节点的栅电极、连接到所述第二控制节点的第一电极、以及连接到第二缓冲节点的第二电极；第5
‑
2晶体管，所述第5
‑
2晶体管包括连接到所述VST节点的栅电极、连接到所述第二缓冲节点的第一电极、以及连接到所述VSS节点的第二电极；第6
‑
1晶体管，所述第6
‑
1晶体管包括连接到所述第一控制节点的栅电极、连接到所述第二控制节点的第一电极、以及连接到所述第二缓冲节点的第二电极；第6
‑
2晶体管，所述第6
‑
2晶体管包括连接到...

【专利技术属性】
技术研发人员：申宴于，刘载星，
申请(专利权)人：乐金显示有限公司，
类型：发明
国别省市：