半导体器件及其制造方法技术

本公开涉及半导体器件及其制造方法。在一种制造半导体器件的方法中，在设置在衬底之上的第一层间电介质(ILD)层中，形成第一导电图案和位于第一导电图案之上的第二导电图案。第二导电图案接触第一导电图案。通过去除第二导电图案的一部分以暴露出第一导电图案的一部分，来在第一ILD层中形成空间。用电介质材料填充该空间。在第二导电图案的剩余部分之上形成第三导电图案。通过图案化第二导电图案的剩余部分以作为蚀刻掩模，来形成连接第一导电图案和第三导电图案的过孔接触件。和第三导电图案的过孔接触件。和第三导电图案的过孔接触件。

【技术实现步骤摘要】
半导体器件及其制造方法


[0001]本公开涉及半导体器件及其制造方法。

技术介绍

[0002]半导体器件(集成电路)包括具有布线图案的多个布线层和连接垂直相邻布线图案的过孔接触件，以实现复杂的电路功能。在半导体器件制造期间形成过孔接触件和金属布线时，需要改进的覆盖控制。镶嵌工艺(特别是双镶嵌工艺)广泛用于形成过孔接触件和金属布线。然而，仍然需要进一步改进布线层形成工艺以制造先进的半导体器件。

技术实现思路

[0003]根据本公开的一个方面，提供了一种制造半导体器件的方法，包括：在设置在衬底之上的第一层间电介质ILD层中，形成第一导电图案和位于所述第一导电图案之上的第二导电图案，所述第二导电图案接触所述第一导电图案；在所述第二导电图案之上形成第三导电图案；以及通过去除所述第二导电图案的未被所述第三导电图案覆盖的部分，来形成连接所述第一导电图案和所述第三导电图案的过孔接触件。
[0004]根据本公开的另一方面，提供了一种制造半导体器件的方法，包括：形成都在第一方向上延伸的第一下导电图案和第二下导电图案；在所述第一下导电图案上形成第一中间导电图案并且在所述第二下导电图案上形成第二中间导电图案，所述第一下导电图案和所述第二下导电图案以及所述第一中间导电图案和所述第二中间导电图案嵌入在设置在衬底之上的第一层间电介质ILD层中；通过去除所述第一中间导电图案的一部分以暴露出所述第一下导电图案的一部分，来在所述第一ILD层中形成空间；用电介质材料填充所述空间；在所述第二中间导电图案上并且在所述第一下导电图案的该部分之上，形成在与所述第一方向交叉的第二方向上延伸的第一上导电图案；以及通过对所述第二中间导电图案进行图案化，来形成连接所述第一上导电图案和所述第二下导电图案的第一过孔接触件，其中，在平面图中，所述第一过孔接触件形成在所述第一上导电图案和所述第二下导电图案的交叉点处。
[0005]根据本公开的又一方面，提供了一种半导体器件，包括：晶体管，设置在衬底之上；第一布线图案，设置在所述晶体管之上并且在第一方向上延伸；第二布线图案，设置在所述第一布线图案之上并且在与所述第一方向交叉的第二方向上延伸；以及过孔接触件，连接所述第一布线图案和所述第二布线图案，其中：所述第一布线图案和所述过孔接触件之间的接触区域具有矩形形状，该矩形形状具有在所述第一方向上延伸的长边，并且所述第二布线图案和所述过孔接触件之间的接触区域具有矩形形状，该矩形形状具有在所述第二方向上延伸的长边。
附图说明
[0006]在结合附图阅读时，可以从下面的具体实施方式中最佳地理解本公开的各方面。
应当注意，根据行业的标准做法，各种特征不是按比例绘制的。事实上，为了讨论的清楚起见，各种特征的尺寸可能被任意增大或减小。
[0007]图1是根据本公开的实施例的半导体器件的截面图。
[0008]图2A、图2B、图2C和图2D示出了根据本公开的实施例的半导体器件的顺序制造操作的各个阶段的视图。
[0009]图3A、图3B和图3C示出了根据本公开的实施例的半导体器件的顺序制造操作的各个阶段的视图。图3D、图3E、图3F、图3H、图3I和图 3J示出了根据本公开的实施例的半导体器件的顺序制造操作的各个阶段的视图。
[0010]图4A、图4B、图4C和图4D示出了根据本公开的实施例的半导体器件的顺序制造操作的各个阶段的视图。
[0011]图5A、图5B、图5C和图5D示出了根据本公开的实施例的半导体器件的顺序制造操作的各个阶段的视图。
[0012]图6A、图6B、图6C和图6D示出了根据本公开的实施例的半导体器件的顺序制造操作的各个阶段的视图。
[0013]图7A、图7B、图7C和图7D示出了根据本公开的实施例的半导体器件的顺序制造操作的各个阶段的视图。
[0014]图8A、图8B、图8C和图8D示出了根据本公开的实施例的半导体器件的顺序制造操作的各个阶段的视图。
[0015]图9A、图9B、图9C和图9D示出了根据本公开的实施例的半导体器件的顺序制造操作的各个阶段的视图。
[0016]图10A、图10B、图10C和图10D示出了根据本公开的实施例的半导体器件的顺序制造操作的各个阶段的视图。
[0017]图11A、图11B、图11C和图11D示出了根据本公开的实施例的半导体器件的顺序制造操作的各个阶段的视图。
[0018]图12A、图12B、图12C和图12D示出了根据本公开的实施例的半导体器件的顺序制造操作的各个阶段的视图。
[0019]图13A、图13B、图13C和图13D示出了根据本公开的实施例的半导体器件的顺序制造操作的各个阶段的视图。
[0020]图14A、图14B、图14C和图14D示出了根据本公开的实施例的半导体器件的顺序制造操作的各个阶段的视图。
[0021]图15A、图15B、图15C和图15D示出了根据本公开的实施例的半导体器件的顺序制造操作的各个阶段的视图。
[0022]图16A、图16B、图16C、图16D和图16E示出了根据本公开的实施例的半导体器件的顺序制造操作的各个阶段的视图。
[0023]图17A、图17B和图17C示出了根据本公开的实施例的半导体器件的顺序制造操作的各个阶段的视图。
[0024]图18A、图18B、图18C和图18D示出了根据本公开的实施例的半导体器件的布线结构的视图。
[0025]图19A、图19B和图19C示出了根据本公开的实施例的半导体器件的顺序制造操作
的各个阶段的视图。
[0026]图20A、图20B和图20C示出了根据本公开的实施例的半导体器件的顺序制造操作的各个阶段的视图。
[0027]图21A、图21B和图21C示出了根据本公开的实施例的半导体器件的顺序制造操作的各个阶段的视图。
[0028]图22A、图22B和图22C示出了根据本公开的实施例的半导体器件的顺序制造操作的各个阶段的视图。
具体实施方式
[0029]应当理解，以下公开提供了用于实现本专利技术的不同特征的许多不同的实施例或示例。下文描述了组件和布置的具体实施例或示例以简化本公开。当然，这些仅是示例而不意图是限制性的。例如，元件的尺寸不限于所公开的范围或值，而是可以取决于工艺条件和/或器件的期望特性。此外，在下面的描述中，在第二特征之上或上形成第一特征可以包括以直接接触的方式形成第一特征和第二特征的实施例，并且还可以包括可在第一特征和第二特征之间形成附加特征，使得第一特征和第二特征可以不直接接触的实施例。为了简单和清楚起见，可以以不同的比例任意绘制各种特征。在附图中，为了简化起见，可以省略一些层/特征。
[0030]本文中可以使用空间相关术语(例如，“之下”、“下方”、“下”、“上方”、“上”等)，以易于描述图中所示的一个要素或特征相对于另外(一个或多个)要素或(一个或多个)特征的关系。这些空间相关术语意在涵盖器件在使用或工作中除了图中所示朝本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种制造半导体器件的方法，包括：在设置在衬底之上的第一层间电介质ILD层中，形成第一导电图案和位于所述第一导电图案之上的第二导电图案，所述第二导电图案接触所述第一导电图案；在所述第二导电图案之上形成第三导电图案；以及通过去除所述第二导电图案的未被所述第三导电图案覆盖的部分，来形成连接所述第一导电图案和所述第三导电图案的过孔接触件。2.根据权利要求1所述的方法，还包括：在形成所述第三导电图案之前，通过去除所述第二导电图案的一部分以暴露出所述第一导电图案的一部分，来在所述第一ILD层中形成空间；以及用电介质材料填充所述空间。3.根据权利要求2所述的方法，其中：所述第一导电图案和所述第二导电图案在第一方向上延伸，并且所述第三导电图案在与所述第一方向交叉的第二方向上延伸。4.根据权利要求3所述的方法，其中，所述第一方向垂直于所述第二方向。5.根据权利要求3所述的方法，其中，所述第一方向和所述第二方向形成范围从30度到60度的角度。6.根据权利要求1所述的方法，还包括：在所述第一导电图案的未形成过孔接触件的部分上形成第二ILD层。7.根据权利要求1所述的方法，其中，所述第二导电图案由与所述第一导电图案不同的材料制成。8.根据权利要求1所述的方法，其中，所述第二导电图案由与所述第三导电图案相同的材料制成。9.一种制造半导体器件的方法，包括：形成都在第一方向上延伸的第一下导...

【专利技术属性】
技术研发人员：张世明，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：