电路和方法技术

一种电路包括：存储器访问电路，用于通过将虚拟存储器地址空间中的虚拟存储器地址映射到物理存储器地址空间中的物理存储器地址来控制存储器访问，存储器访问电路被配置为提供稀疏映射，在稀疏映射中，虚拟存储器地址空间的映射子集被映射到物理存储器，同时虚拟存储器地址空间的未映射子集未映射，存储器访问电路被配置为丢弃对虚拟存储器地址空间的未映射子集中的虚拟存储器地址的写操作；处理电路，用于执行定义处理操作的程序代码以生成处理后的数据，并且将处理后的数据存储在适用于处理操作的虚拟存储器地址空间的存储器区域中；检测器电路，用于检测存储器区域是否完全在虚拟存储器地址空间的未映射子集内；以及控制电路，用于响应于由检测器电路检测到适用于处理操作的存储器区域完全在虚拟存储器地址空间的未映射子集内而禁止处理操作的完成。空间的未映射子集内而禁止处理操作的完成。空间的未映射子集内而禁止处理操作的完成。

【技术实现步骤摘要】
电路和方法

技术介绍

[0001]本公开涉及电路和方法。
[0002]图形处理单元(GPU)用于执行可能与图像数据的生成相关的渲染和其他处理操作。还已知将GPU用于其他处理操作，并且实际上使用其他类型的处理器来执行图形或非图形处理。
[0003]本公开涉及此类布置的潜在改善。

技术实现思路

[0004]在一个示例性布置中，提供了一种电路，该电路包括：
[0005]存储器访问电路，所述存储器访问电路用于通过将虚拟存储器地址空间中的虚拟存储器地址映射到物理存储器地址空间中的物理存储器地址来控制存储器访问，所述存储器访问电路被配置为提供稀疏映射，在所述稀疏映射中，所述虚拟存储器地址空间的映射子集被映射到物理存储器，而所述虚拟存储器地址空间的未映射子集未被映射，所述存储器访问电路被配置为丢弃对所述虚拟存储器地址空间的所述未映射子集中的虚拟存储器地址的写操作；
[0006]处理电路，所述处理电路用于执行定义处理操作的程序代码以生成处理后的数据，并且将所述处理后的数据存储在适用于所述处理操作的所述虚拟存储器地址空间的存储器区域中；
[0007]检测器电路，所述检测器电路用于检测所述存储器区域是否完全在所述虚拟存储器地址空间的所述未映射子集内；以及
[0008]控制电路，所述控制电路用于响应于由所述检测器电路检测到适用于所述处理操作的所述存储器区域完全在所述虚拟存储器地址空间的所述未映射子集内而禁止所述处理操作的完成。
[0009]在另一个示例性布置中，提供了一种方法，该方法包括：r/>[0010]通过将虚拟存储器地址空间中的虚拟存储器地址映射到物理存储器地址空间中的物理存储器地址来控制存储器访问，所述控制步骤提供稀疏映射，在所述稀疏映射中，所述虚拟存储器地址空间的映射子集被映射到物理存储器，同时所述虚拟存储器空间的未映射子集未映射，所述控制步骤包括丢弃对所述虚拟存储器地址空间的所述未映射子集中的虚拟存储器地址的写操作；
[0011]执行定义处理操作的程序代码以生成处理后的数据，并且将所述处理后的数据存储在适用于所述处理操作的所述虚拟存储器地址空间的存储器区域中；
[0012]检测所述存储器区域是否完全在所述虚拟存储器地址空间的所述未映射子集内；以及
[0013]响应于由所述检测器电路检测到适用于所述处理操作的所述存储器区域完全在所述虚拟存储器地址空间的所述未映射子集内而禁止所述处理操作的完成。
[0014]在另一个示例性布置中，提供了一种方法，该方法包括：
[0015]编译源代码，所述源代码定义处理操作，所述处理操作生成处理后的数据，并且将所述处理后的数据存储在适用于所述处理操作的所述虚拟存储器地址空间的存储器区域中以生成相应目标代码；
[0016]检测所述源代码是否定义一个或多个另外的操作以生成除存储到所述虚拟存储器地址空间的所述存储器区域的所述处理后的数据之外的输出数据；以及
[0017]将标志数据与所述目标代码相关联以指示所述检测步骤的结果。
[0018]本技术的另外的相应方面和特征由所附权利要求限定。
附图说明
[0019]将参考如附图所示的本专利技术的实施方案，仅以举例的方式进一步描述本技术，其中：
[0020]图1示意性地示出了示例性电路；
[0021]图2示意性地示出了图形处理单元(GPU)；
[0022]图3是示出方法的示意性流程图；
[0023]图4示意性地示出了存储器管理单元(MMU)的操作的方面；
[0024]图5示意性地示出了稀疏资源映射；
[0025]图6和图7是示出相应方法的示意性流程图；
[0026]图8和图9示意性地示出了映射表的相应示例；
[0027]图10和图11是示出相应方法的示意性流程图；
[0028]图12示意性地示出了检测器和控制电路的操作；
[0029]图13至图15是示意性示例性时间线表示；
[0030]图16至图18是示出相应方法的示意性流程图；
[0031]图19a示意性地示出了示例性可执行代码；并且
[0032]图19b示意性地示出了处理作业。
具体实施方式
[0033]电路概述
[0034]图1示意性地示出了数据处理电路100的示例，所述数据处理电路包括中央处理单元(CPU)105、图形处理单元(GPU)110、电源控制器120、互连线电路130和主存储器140。
[0035]在操作中，CPU 100和GPU 110中的每一者可以执行相应的处理任务，并且更一般地可以是在上文论述中被定义为“处理器”的任何器件，和/或可以提供落入这个定义中的一个或多个其他器件。例如，由CPU 105执行的任务可能与控制操作相关，并且由GPU 110执行的任务可能与诸如图像或视频数据渲染的数据处理操作相关。然而，这只是一个示例，并且可以执行其他类型的操作。实际上，CPU 105和GPU 110的使用也仅仅是一个示意性示例，并且可以采用其他类型和/或数量的处理器。
[0036]在所示的示例中，CPU 100和GPU 110中的每一者可以包括例如具有一个或多个高速缓存存储器的相应执行引擎电路。各种高速缓存存储器可以形成层级结构，使得如果相应执行引擎电路需要访问数据项(其可以表示处理指令和/或将由处理指令处理的数据)，则所述相应执行引擎电路将首先尝试获得或访问一级高速缓存存储器中的所述数据项。在
高速缓存未命中的情况下，将通过下一个最接近的高速缓存存储器级别执行搜索，只有当尝试的高速缓存存储器访问所有未命中时，才能使用对主存储器的存储器电路142的访问。当从存储器电路142获得所需的数据项时，副本可以被保存在一个或多个高速缓存存储器中。
[0037]主存储器140包括存储器电路142、用于控制对存储器电路142的访问和从所述存储器电路的访问的存储器控制器144，并且可以与诸如所谓的三级高速缓冲存储器的高速缓冲存储器相关联。
[0038]在一些示例中，对于写入，系统可以获取行(作为“行填充”)，然后在高速缓存中分配所述行。然后可以对所述行执行写入。替代地，可以在高速缓存中分配行，并且将数据写入所述行。然而，在这种情况下(除非写入整个行)，可能需要保留指示行的哪些部分被写入(并且哪些部分未被写入)的信息。
[0039]尽管它们被绘制为单个相应实体，但是处理器100、110实际上可以体现为多个核心处理器或集群。例如，可以存在8xCPU和/或16xGPU。
[0040]在下文论述的示例中，将本技术的特征应用于由GPU执行的示例性渲染处理操作。然而，应当理解，所述技术也可以应用于除渲染操作之外的处理操作以及由除GPU之外的处理器类型(诸如CPU 105)执行的操作。然而，在示例中，处理电路包括图形处理电路，所述图形处理电路被配置为执行作为处理操作的图形渲染操作，诸如基于图块的延迟渲染操作。在示例中，每个图形渲染操作与待渲染的图形图像的相应本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电路，包括：存储器访问电路，所述存储器访问电路用于通过将虚拟存储器地址空间中的虚拟存储器地址映射到物理存储器地址空间中的物理存储器地址来控制存储器访问，所述存储器访问电路被配置为提供稀疏映射，在所述稀疏映射中，所述虚拟存储器地址空间的映射子集被映射到物理存储器，而所述虚拟存储器地址空间的未映射子集未被映射，所述存储器访问电路被配置为丢弃对所述虚拟存储器地址空间的所述未映射子集中的虚拟存储器地址的写操作；处理电路，所述处理电路用于执行定义处理操作的程序代码以生成处理后的数据，并且将所述处理后的数据存储在适用于所述处理操作的所述虚拟存储器地址空间的存储器区域中；检测器电路，所述检测器电路用于检测所述存储器区域是否完全在所述虚拟存储器地址空间的所述未映射子集内；以及控制电路，所述控制电路用于响应于由所述检测器电路检测到适用于所述处理操作的所述存储器区域完全在所述虚拟存储器地址空间的所述未映射子集内而禁止所述处理操作的完成。2.根据权利要求1所述的电路，其中所述控制电路被配置为响应于由所述检测器电路检测到适用于所述处理操作的所述存储器区域完全在所述虚拟存储器地址空间的所述未映射子集内而禁止所述处理操作的执行。3.根据权利要求1或权利要求2所述的电路，其中：所述检测器电路被配置为检测所述程序代码是否定义一个或多个另外的操作以生成除存储到所述虚拟存储器地址空间的所述存储器区域的所述处理后的数据之外的输出数据；其中所述控制电路被配置为响应于由所述检测器电路检测到所述程序代码定义一个或多个此类另外的操作而允许所述一个或多个另外的操作的完成，同时禁止所述处理操作的完成。4.根据权利要求3所述的电路，其中所述检测器电路被配置为通过检测与所述程序代码相关联的标志数据来检测所述程序代码是否定义一个或多个此类另外的操作。5.根据前述权利要求中任一项所述的电路，其中所述存储器访问电路被配置为通过参考一个或多个存储器页表来生成虚拟存储器地址与相应物理存储器地址之间的映射。6.根据权利要求5所述的电路，其中所述一个或多个存储器页表被配置为存储指示符数据，所述指示符数据指示给定虚拟存储器地址是位于所述虚拟存储器地址空间的所述映射子集中还是位于所述虚拟存储器地址空间的所述未映射子集中。7.根据权利要求6所述的电路，其中所述检测器电路被配置为检测由所述一个或多个存储器页表存储的关于由所述存储器区域定义的虚拟存储器地址的所述指示符数据。8.根据前述权利要求中任一项所述的电路，其中所述处理电路包括图形处理电路，所述图形处理电路被配置为执行作为所述处理操作的图形渲染...

【专利技术属性】
技术研发人员：O，
申请(专利权)人：Arm有限公司，
类型：发明
国别省市：