半导体芯片搭载电路的制造方法及安装电路技术

本发明专利技术提供一种能防止半导体芯片搭载电路产生导通不良的半导体芯片搭载电路的制造方法及其安装电路。本发明专利技术的半导体芯片搭载电路（１）的制造方法主要由三个工序构成。在第一工序中，在安装电路（１０）的连接端子（１２）的表面上以焊锡镀覆形成圆锥螺旋状的接触件（２）。在第二工序中，向接触件（２）按压半导体芯片（２０）的凸块（２１）并且进行导通检查。在最终的第三工序中，使被按压的接触件熔融并且使连接端子（１２）和凸块（２１）接合。也就是，半导体芯片（２０）及安装电路（１０）在导通检查合格的状态下直接进行接合，从而可使半导体芯片搭载电路（１）产生导通不良变得极少。

【技术实现步骤摘要】

【技术保护点】
一种半导体芯片搭载电路的制造方法，具备：工序Ａ，利用焊锡在安装电路中形成的连接端子的表面上将接触件形成为圆锥螺旋状或多棱锥螺旋状；工序Ｂ，将形成在半导体芯片的凸块向上述接触件按压；工序Ｃ，在上述凸块按压上述接触件后对形成在上述安装电路的布线图案供给检查用电压，从而对上述半导体芯片及上述安装电路进行导通检查；工序Ｄ，在通过上述工序Ｃ中的导通检查明确了上述半导体芯片或上述安装电路为异常工作的情况下，交换上述半导体芯片或上述安装电路，并且在交换上述半导体芯片后时从上述工序Ｂ起进行各工序，在交换上述安装电路后时从上述工序Ａ起进行各工序；和工序Ｅ，仅在通过上述工序Ｃ中的导通检查确认上述半导体芯片及上述安装电路进行正常工作的情况下，熔融上述接触件而使上述凸块与上述连接端子接合。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：村田真司，
申请(专利权)人：阿尔卑斯电气株式会社，
类型：发明
国别省市：JP[日本]