控制器制造技术

实施方式的控制器与连接于工业工厂中的设备群的输入输出装置连接，且具备以规定的处理单位执行处理的多个处理部。各个处理部参照示出对于作为访问请求数据的发送目的地的输入输出装置进行访问的等待时间与用于决定是否对依照访问请求数据而请求输出的数据进行分割的数据大小的阈值即访问分割大小阈值之间的对应关系的分割表，在依照预定输出的访问请求数据而请求输出的数据的大小比与当前的访问的等待时间对应的访问分割大小阈值大的情况下，将该请求输出的数据分割为访问分割大小阈值以下的大小并更新访问请求数据。小阈值以下的大小并更新访问请求数据。小阈值以下的大小并更新访问请求数据。

【技术实现步骤摘要】
【国外来华专利技术】控制器


[0001]本专利技术的实施方式涉及控制器。

技术介绍

[0002]以往，存在与连接于工业工厂中的设备群的输入输出装置连接且具备CPU(中央处理单元(Central Processing Unit))模组的控制器。另外，近年来，CPU的多核心化不断进展，也存在由多个CPU核心分别执行控制器进程并由各个控制器进程访问同一输入输出装置的构成。
[0003]由于控制对象设备的时间性制约，要求CPU核心所执行的控制器进程具有实时性，以固定周期实现任务处理。另外，CPU核心通过控制器进程，在固定周期处理的前级进行作为运算对象的I/O数据的输入输出处理。
[0004]现有技术文献：
[0005]专利文献：
[0006]专利文献1：日本特开2010
‑
186241号公报
[0007]专利文献2：国际公布第2012/086040号
[0008]专利文献3：日本特开2018
‑
29326号公报

技术实现思路

[0009]专利技术所要解决的课题：
[0010]但是，在现有技术中，在输入输出处理中从1个控制器进程访问输入输出装置的情况下，其他控制器进程无法访问该输入输出装置而等待。像这样，如果发生控制器进程的等待时间，而输入输出处理延迟，则任务处理也发生延迟，因此在实时性方面有改善的余地。
[0011]于是，本专利技术的实施方式的课题在于，提供与连接于工业工厂中的设备群的输入输出装置连接的控制器，能够减少从以规定的处理单位执行处理的多个处理部向输入输出装置进行访问的等待时间。
[0012]用于解决课题的手段：
[0013]实施方式的控制器与连接于工业工厂中的设备群的输入输出装置连接，且具备以规定的处理单位执行处理的多个处理部，各个所述处理部具备：存储分割表的分割表存储部，所述分割表表示出对于作为访问请求数据的发送目的地的所述输入输出装置进行访问的等待时间与访问分割大小阈值之间的对应关系，该访问分割大小阈值是用于决定是否对依照所述访问请求数据而请求输出的数据进行分割的数据大小的阈值；分割部，参照所述分割表，在依照预定输出的访问请求数据而请求输出的数据的大小比与当前的所述访问的等待时间对应的所述访问分割大小阈值大的情况下，将该请求输出的数据分割为所述访问分割大小阈值以下的大小并更新所述访问请求数据；输出处理部，在由任务处理部以规定的周期执行的任务处理的前级的输入输出处理中，向所述输入输出装置输出所述访问请求数据时，在由所述分割部更新了所述访问请求数据的情况下，向所述输入输出装置输出更
新后的所述访问请求数据；以及输入处理部，从所述输入输出装置输入与所述访问请求数据对应的数据。
附图说明
[0014]图1是表示第1实施方式的控制系统的整体构成的一例的图。
[0015]图2是表示第1实施方式的控制器的功能构成的一例的框图。
[0016]图3是表示第1实施方式的分割表的一例的图。
[0017]图4是表示第1实施方式的CPU核心所进行的处理的一例的流程图。
[0018]图5是第1实施方式中的CPU核心的输入输出处理的说明图。
[0019]图6是第1实施方式中的CPU核心的访问请求数据的分割处理的说明图。
[0020]图7是第1实施方式中的IOCTL统计信息的取得处理的说明图。
[0021]图8是第1实施方式中的访问分割大小阈值的设定处理的说明图。
[0022]图9是第1实施方式的任务执行处理的说明图。
[0023]图10是表示第2实施方式的CPU核心所进行的处理的一例的流程图。
[0024]图11是第3实施方式的任务执行处理的说明图。
具体实施方式
[0025]以下，参照附图说明本专利技术的控制器的实施方式。
[0026](第1实施方式)
[0027]图1是表示第1实施方式的控制系统S的整体构成的一例的图。本实施方式的控制系统S例如是适用于工业工厂的系统。如图1所示，控制系统S具备PC(个人计算机(Personal Computer))1和控制器2。
[0028]PC1是用于用户对控制器2中执行的应用程序的生成或控制器2的运行状况进行监测的计算机。PC1具有作为软件的工程工具11。工程工具11是进行与控制系统S相关的系统构建、编程、监测、信息采集、监视等的软件。PC1通过工程工具11的功能对控制器2进行管理。
[0029]控制器2通过通信路径5而与连接于工业工厂中的设备群的I/O设备3(输入输出装置)连接，且具备以规定的处理单位(例如线程单位)执行处理的多个处理部(例如CPU核心)。控制器2具备多核心CPU20、21、RAM(随机存取存储器(Random Access Memory))22、HDD(硬盘驱动器(Hard Disk Drive))23、工具接口24、I/O接口25及总线26。
[0030]多核心CPU20、21是具有多个CPU核心(以下也简称为“核心”)的CPU。多核心CPU20具备核心A301及核心B302。多核心CPU21具备核心C303及核心D304。此外，多核心CPU20、21分别具有的核心的数量是一例，不限于2个。多核心CPU20、21对控制器2整体进行控制。RAM22是多核心CPU20、21的工作区，是能够写入的存储介质。
[0031]HDD23存储控制软件、启动处理程序、应用程序、OS(操作系统(Operating System))等。
[0032]工具接口24是用于经由通信路径4在与PC1之间收发信息的接口。通信路径4是将PC1与控制器2连结的通信路径，例如是以太网(Ethernet)(注册商标)或USB(通用串行总线(Universal Serial Bus))等高速通信路径，但不限定于此。
[0033]I/O接口25是用于经由通信路径5在与I/O设备3之间收发信息的接口。通信路径5是将控制器2与I/O设备3连结的通信路径。另外，总线26是控制器2的内部的数据传送路径。
[0034]I/O设备3是用于与构成工业工厂的设备群进行输入输出的设备。作为I/O设备3，例如有从控制对象设施中设置的传感器等输入信号的输入装置(AI(模拟输入(Analog Input))设备、DI(数字输入(Digital Input))设备)、向控制对象设施的致动器等输出信号的输出装置(AO(模拟输出(Analog Output))设备、DO(数字输出(Digital Output))设备)。在图1中，记载了各1个I/O设备3及I/O接口25，但不限于此。例如，根据工厂的构成，I/O设备3及I/O接口25的数量不同。其中，以下着眼于一组I/O设备3及I/O接口25进行说明。
[0035]图2是表示第1实施方式的控制器2的功能构成的一例的框图。控制器2实现控制器线程41A作为通过多核心CPU20的核心A301而动作的控制器进程。另外，控制器2实现控制器线程41B本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种控制器，与连接于工业工厂中的设备群的输入输出装置连接，且具备以规定的处理单位执行处理的多个处理部，其中，各个所述处理部具备：存储分割表的分割表存储部，所述分割表表示出对于作为访问请求数据的发送目的地的所述输入输出装置进行访问的等待时间与访问分割大小阈值之间的对应关系，该访问分割大小阈值是用于决定是否对依照所述访问请求数据而请求输出的数据进行分割的数据大小的阈值；分割部，参照所述分割表，在依照预定输出的访问请求数据而请求输出的数据的大小比与当前的所述访问的等待时间对应的所述访问分割大小阈值大的情况下，将该请求输出的数据分割为所述访问分割大小阈值以下的大小并更新所述访问请求数据；输出处理部，在由任务处理部以规定的周期执行的任务处理的前级的输入输出处理中，向所述输入输出装置输出所述访问请求数据时，在由所述分割部更新了所述访问请求数据的情况下，向所述输入输出装置输出更新后的所述访问请求数据；以及输入处理部，从所述输入输出装置输入与所述访问请求数据对应的数据。2.如权利要求1所述的控制器，...

【专利技术属性】
技术研发人员：中川克敏，山田裕太，
申请(专利权)人：东芝基础设施系统株式会社，
类型：发明
国别省市：