半导体结构及其形成方法技术

一种半导体结构及其形成方法，形成方法包括：提供基底，包括衬底、以及衬底上的底部鳍部材料层，衬底包括第一器件区以及第二器件区；在底部鳍部材料层上形成第一鳍部材料层，第一鳍部材料层的材料与底部鳍部材料层的材料不同；去除位于第二器件区的第一鳍部材料层，形成露出底部鳍部材料层顶部的开口；在开口中形成第二鳍部材料层；进行鳍部图形化处理，将底部鳍部材料层图形化为底部鳍部，将第一鳍部材料层图形化为凸立于第一器件区底部鳍部的第一器件鳍部，将第二鳍部材料层图形化为凸立于第二器件区底部鳍部的第二器件鳍部。形成的第二器件鳍部以及第一器件鳍部与底部鳍部的接触面均较为平整，提升了第二器件鳍部和第一器件鳍部的高度一致性。件鳍部的高度一致性。件鳍部的高度一致性。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

技术介绍

[0002]随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高集成度的方向发展。晶体管作为基本半导体器件之一目前正被广泛应用。所以随着半导体器件密度和集成度的提高，平面晶体管的栅极尺寸也越来越短，传统平面晶体管对沟道电流的控制能力变弱，出现短沟道效应，引起漏电流增大，最终影响半导器件的电学性能。
[0003]为了更好的适应特征尺寸的减小，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。但是，在特征尺寸进一步减小的状况下，鳍式场效应晶体管的性能难以进一步提高。

技术实现思路

[0004]本专利技术实施例解决的问题是提供一种半导体结构及其形成方法，提升半导体结构的工作性能。
[0005]为解决上述问题，本专利技术实施例提供一种半导体结构，包括：基底，包括衬底，所述衬底包括用于形成第一晶体管的第一器件区、以及用于形成第二晶体管的第二器件区；鳍状部，凸立于所述衬底上，所述鳍状部包括凸立于所述衬底上的底部鳍部、以及位于所述底部鳍部上的器件鳍部，所述所述器件鳍部包括位于所述第一器件区的第一器件鳍部、以及位于所述第二器件区的第二器件鳍部，所述器件鳍部与所述底部鳍部的接触面均为平面，且所述第一器件鳍部与所述底部鳍部的材料不同。
[0006]相应地，本专利技术实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括衬底、以及位于所述衬底上的底部鳍部材料层，所述衬底包括用于形成第一晶体管的第一器件区、以及与所述第一器件区相邻且用于形成第二晶体管的第二器件区；在所述底部鳍部材料层上形成第一鳍部材料层，所述第一鳍部材料层的材料与所述底部鳍部材料层的材料不同；去除位于所述第二器件区的第一鳍部材料层，保留位于所述第一器件区的第一鳍部材料层，形成露出所述底部鳍部材料层顶部的开口；在所述开口中形成第二鳍部材料层；进行鳍部图形化处理，图形化所述第一鳍部材料层、第二鳍部材料层、以及底部鳍部材料层，将所述底部鳍部材料层图形化为分别凸立于所述第一器件区和第二器件区的衬底的底部鳍部，并将所述第一鳍部材料层图形化为凸立于所述第一器件区的底部鳍部上的第一器件鳍部，将所述第二鳍部材料层图形化为凸立于所述第二器件区的底部鳍部上的第二器件鳍部。
[0007]与现有技术相比，本专利技术实施例的技术方案具有以下优点：
[0008]本专利技术实施例提供的半导体结构中，所述器件鳍部与所述底部鳍部的接触面均为平面，则所述器件鳍部和底部鳍部的接触面较为平整，能够提高形成的所述第一器件鳍部和第二器件鳍部的高度一致性，相应提高了第一晶体管和第二晶体管的有效鳍部
(effective Fin)高度的均一性，从而有利于保障所述半导体结构的工作性能，同时，器件鳍部凸立于所述底部鳍部上，易于灵活选取所述第一器件鳍部和第二器件鳍部的材料，使得所述第一器件鳍部和第二器件鳍部能够分别用于满足第一晶体管和第二晶体管的性能需求，以提升不同晶体管的性能，进一步提升所述半导体结构的工作性能。
[0009]本专利技术实施例提供的形成方法中，所述第一鳍部材料层的材料与所述底部鳍部材料层的材料不同，则在去除位于所述第二器件区的第一鳍部材料层的过程中，能够以所述底部鳍部材料层的顶面为刻蚀停止面，使得所述开口的侧壁垂直度较高，从而提高所述第一器件区的剩余第一鳍部材料层的底面平坦度，相应的，使得在所述开口中形成的第二鳍部材料层的侧壁垂直度较高，所述第二鳍部材料层的底面平坦度也较高，因此，在进行鳍部图形化处理之后，使得形成的第二器件鳍部以及第一器件鳍部与底部鳍部的接触面均较为平整，从而提升了所述第二器件鳍部和第一器件鳍部的高度一致性，相应提高了第一晶体管和第二晶体管的有效鳍部高度的均一性，而且，以所述底部鳍部材料层的顶面为刻蚀停止面，使得不同区域的开口的深度一致性较好，则在所述开口中形成的第二鳍部材料层的高度一致性较好，从而进一步提高形成的所述第二器件鳍部的高度一致性，从而有利于保障所述半导体结构的工作性能，同时，本专利技术实施例易于灵活选取所述第一器件鳍部和第二器件鳍部的材料，使得所述第一器件鳍部和第二器件鳍部能够分别用于满足第一晶体管和第二晶体管的性能需求，以提升不同晶体管的性能，进一步提升所述半导体结构的工作性能。
附图说明
[0010]图1至图4是一种半导体结构的形成方法中各步骤对应的结构示意图；
[0011]图5是本专利技术半导体结构一实施例的结构示意图；
[0012]图6至图21是本专利技术半导体结构的形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
[0013]目前半导体结构的工作性能有待提高。现结合一种半导体结构的形成方法分析其工作性能有待提高的原因。
[0014]图1至图4是一种半导体结构的形成方法中各步骤对应的结构示意图。
[0015]参考图1，提供基底(未标示)，包括衬底10和位于所述衬底10上的第一鳍部材料层11，所述衬底10和第一鳍部材料层11为一体结构，所述基底包括用于形成第一晶体管的第一器件区10N、以及与所述第一器件区10N相邻且用于形成第二晶体管的第二器件区10P。
[0016]通常在同一工序中形成所述衬底10和第一鳍部材料层11，所述衬底10和第一鳍部材料层11材料相同且为一体结构。
[0017]参考图2，去除位于第二器件区10P的第一鳍部材料层11，形成开口23。
[0018]由于衬底10和第一鳍部材料层11材料相同且为一体结构，则刻蚀开口23顶部和侧部的刻蚀速率较为一致，从而在开口23的底面和侧壁的交接处，容易形成圆角的形貌(如图2中虚线圈所示)，导致开口23的侧壁垂直度较差、以及开口23的底面平坦度较差，而且，形成开口23的过程中，去除各第二器件区10P中第一鳍部材料层11的厚度难以统一，导致开口
23的深度尺寸不均一(如图2中虚线框所示，不同第二器件区10P的开口23底部具有高度差)。
[0019]参考图3，在所述开口23中形成第二鳍部材料层12。
[0020]由于开口23的侧壁垂直度和底面平坦度较差，导致形成的所述第二鳍部材料层12的侧壁垂直度和底面平坦度也较差，而且，所述开口23的深度尺寸不均一，导致所述第二鳍部材料层12的厚度尺寸不均一。
[0021]参考图4，图形化第一鳍部材料层11、第二鳍部材料层12和部分厚度的衬底10，将部分厚度的衬底10图形化为凸立于剩余衬底10的底部鳍部20，将第一鳍部材料层11图形化为凸立于所述第一器件区10P中底部鳍部20的第一器件鳍部21，将第二鳍部材料层12图形化为凸立于所述第二器件区10N中底部鳍部20的第二器件鳍部22。
[0022]由于所述第二鳍部材料层12的侧壁垂直度和底面平坦度也较差，导致形成的所述第二器件鳍部22底部产生弧度的形貌(如图4中虚线圈所示)，也就是说，所述第二器件鳍部22本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：基底，包括衬底，所述衬底包括用于形成第一晶体管的第一器件区、以及用于形成第二晶体管的第二器件区；鳍状部，凸立于所述衬底上，所述鳍状部包括凸立于所述衬底上的底部鳍部、以及位于所述底部鳍部上的器件鳍部，所述器件鳍部包括位于所述第一器件区的第一器件鳍部、以及位于所述第二器件区的第二器件鳍部，所述器件鳍部与所述底部鳍部的接触面均为平面，且所述第一器件鳍部与所述底部鳍部的材料不同。2.如权利要求1所述的半导体结构，其特征在于，所述基底还包括：刻蚀停止层，位于所述衬底上；所述底部鳍部凸立于所述刻蚀停止层上。3.如权利要求2所述的半导体结构，其特征在于，所述刻蚀停止层的材料包括掺磷的硅、掺砷的硅、掺碳的硅或掺硼的硅。4.如权利要求1所述的半导体结构，其特征在于，所述第一晶体管和第二晶体管的沟道导电类型不同。5.如权利要求4所述的半导体结构，其特征在于，所述第一晶体管为PMOS晶体管；所述第二晶体管为NMOS晶体管。6.如权利要求1所述的半导体结构，其特征在于，所述第一器件鳍部的材料与所述第二器件鳍部的材料不同。7.如权利要求1所述的半导体结构，其特征在于，所述底部鳍部的材料包括硅、锗、锗化硅或
Ⅲ‑Ⅴ
族半导体材料；所述第一器件鳍部的材料包括硅、锗、锗化硅或
Ⅲ‑Ⅴ
族半导体材料；所述第二器件鳍部的材料包括硅、锗、锗化硅或
Ⅲ‑Ⅴ
族半导体材料。8.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底包括衬底、以及位于所述衬底上的底部鳍部材料层，所述衬底包括用于形成第一晶体管的第一器件区、以及与所述第一器件区相邻且用于形成第二晶体管的第二器件区；在所述底部鳍部材料层上形成第一鳍部材料层，所述第一鳍部材料层的材料与所述底部鳍部材料层的材料不同；去除位于所述第二器件区的第一鳍部材料层，保留位于所述第一器件区的第一鳍部材料层，形成露出所述底部鳍部材料层顶部的开口；在所述开口中形成第二鳍部材料层；进行鳍部图形化处理，图形化所述第一鳍部材料层、第二鳍部材料层、以及底部鳍部材料层，将所述底部鳍部材料层图形化为分别凸立于所述第一器件区和第二器件区的衬底的底部鳍部，并将所述第一鳍部材料层图形化为凸立于所述第一器件区的底部鳍部上的第一器件鳍部，将所述第二鳍部材料层图形化为凸立于所述第二器件区的底部鳍部上的第二器件鳍部。9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述提供基底的步骤中，所述基底还包括位于所述衬底和底部鳍部材料层之间的刻蚀停止层。10.如权利要求9所述的半导体结构的形成方法，其特征在于，所述提供基底的步骤包括：提供衬底；
对所述衬底表面进行改性处理，将所述衬底顶部部分厚度的衬底转化为刻蚀停止层；在所述刻蚀停止层上形成底部鳍部材料层。11.如权利要求8所述的半导体结构的形成方法，其特征在于，去除位于所述第二器件区的第一鳍部材料层的步骤包括：在所述第一鳍部材料层上形成第一掩膜层；图形化所述第一掩膜层，形成掩膜开口，所述掩膜开口露出所述第二器件区的第一鳍部材料...

【专利技术属性】
技术研发人员：赵振阳，柯星，郑二虎，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：