【技术实现步骤摘要】
用于追踪编码器的指令处理方法、追踪编码器和电子设备
[0001]本公开涉及追踪编码器
,更具体地,涉及一种用于追踪编码器的指令处理方法、追踪编码器和电子设备。
技术介绍
[0002]第五代精简指令集(Reduced Instruction Set Computer
‑
Five,RISC
‑
V)是基于精简指令集计算(RISC)原理建立的开放指令集架构(ISA)。RISC
‑
V具有精简、开源、反应速度快等优点,可以用于开发更适应特定产品和需求的独特芯片(Core)。基于RISC
‑
V架构的追踪编码器(Trace Encoder,TE)支持32位和64位设计,RISC
‑
V TE用于将处理器执行后的指令(退休指令)的地址追踪编码成各种类型的编码数据包。
[0003]相关技术中,64位的RISC
‑
V Core中传输退休指令的通道为多通道,即RISC
‑
V Core可能在一个周期内同时退休多条指
【技术保护点】
【技术特征摘要】
1.一种用于追踪编码器的指令处理方法,包括:在当前处理周期,从处理器的多个通道获取k个已执行指令,并按照所述多个通道的通道顺序得到当前指令序列P
11
...P
1k
;k为大于等于1的整数;根据在前指令序列P
21
...P
2m
的存储位置,存储所述当前指令序列P
11
...P
1k
,其中,所述在前指令序列P
21
...P
2m
为所述当前处理周期的在前处理周期从所述处理器获取的已执行指令,m为大于等于1的整数;确定所述在前指令序列P
21
...P
2m
和所述当前指令序列P
11
...P
1k
中满足第一确定条件的指令,得到待处理指令序列;以及对所述待处理指令序列进行处理。2.根据权利要求1所述的方法,其中,所述追踪编码器包括存储单元,所述存储单元包括依次编号的N个存储区R0...R
N
‑1,N为大于k的整数;所述根据在前指令序列P
21
...P
2m
的存储位置,存储所述当前指令序列P
11
...P
1k
,包括:根据所述在前指令序列P
21
...P
2m
在所述N个存储区中的存储位置,将所述当前指令序列P
11
...P
1k
依次存储至所述N个存储区。3.根据权利要求2所述的方法,其中,所述根据所述在前指令序列P
21
...P
2m
在所述N个存储区中的存储位置,将所述当前指令序列P
11
...P
1k
依次存储至所述N个存储区,包括:将所述在前指令序列P
21
...P
2m
前移k个存储区,得到k个空闲存储区;以及将所述当前指令序列P
11
...P
1k
依次存储在所述k个空闲存储区中。4.根据权利要求2所述的方法,其中,所述确定所述在前指令序列P
21
...P
2m
和所述当前指令序列P
11
...P
1k
中满足第一确定条件的指令,得到待处理指令序列,包括:根据所述当前处理周期内所述存储单元的边界指针指向的位置,确定所述在前指令序列P
21
...P
2m
中最后一个指令P
2m
以及所述当前指令序列P
11
...P
1k
是否满足第一确定条件;其中,在所述当前处理周期,所述边界指针指向所述在前指令序列P
21
...P
2m
中最后一个指令P
2m
;以及将满足所述第一确定条件的指令作为待处理指令,得到所述待处理指令序列;其中,所述待处理指令序列包括所述在前指令序列P<...
【专利技术属性】
技术研发人员:惠君龙,沈泽越,
申请(专利权)人:北京奕斯伟计算技术股份有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。