本申请提供一种校准方法、电路、存储介质、时钟恢复电路及电子装置。校准方法包括配置参考信号源输出参考信号，且参考信号包括第一数量的参考信号波；通过延迟链延迟参考信号以输出延迟信号，延迟链包括若干延迟单元；同步采样参考信号及延迟信号；当采样结果为预设状态时，进行加1计数并获取最终的计数值；判断计数值与第一数量的比值是否在预设范围内；当比值在预设范围内时，根据参考信号波的时间宽度及开启的延迟单元的数量，获取平均延迟时间；根据平均延迟时间输出控制信号至时钟恢复电路，以校准时钟恢复电路的延迟时间。本申请提供的校准方法可实现针对时钟恢复电路的动态校准。校准方法可实现针对时钟恢复电路的动态校准。校准方法可实现针对时钟恢复电路的动态校准。
【技术实现步骤摘要】
校准方法、电路、存储介质、时钟恢复电路及电子装置
[0001]本专利技术涉及电路领域，尤其涉及一种用于校准时钟恢复电路中的延迟时间的校准方法、校准电路、存储介质、时钟恢复电路及电子装置。
技术介绍
[0002]目前的高速串行总线协议中，通常都在数据中包含了时钟信号，而不再需要一根独立的时钟信号和数据并行传输。如此，为了在接收端能够正确对数据进行采样，需要在接收端将数据信号中的时钟信号提取出来，即是时钟恢复过程。
[0003]在时钟恢复电路的工作过程中需要提供适当的延迟时间，以避免因电路产生的抖动(Jitter)、偏移(Skew)及/或符号间干扰等使得数据传输失败的问题。然而现有的时钟恢复电路中，受到温度、电压、制程等影响，时钟恢复电路中每一延迟单元的延迟时间可能会出现偏差，使得延迟时间出现较大误差，从而导致数据无法正常传输。例如在一些情况下，温度每提升10度，时钟恢复电路的延迟时间增加1％，对应工作频率要降1％；电压每增加5％，延迟时间减少3％，对应工作频率提高3％。也就是说，目前时钟恢复电路中的延迟时间容易受到环境影响，从而影响数据传输。因此，如何提供一种降低时钟恢复电路中的延迟时间的误差，成为一个亟需解决的问题。
技术实现思路
[0004]鉴于上述内容，有必要提供一种校准方法、校正电路及具有该电路的电子装置，以校正延迟时间，保障数据正常传输。
[0005]本申请第一方面提供一种校准方法，包括配置参考信号源输出参考信号，且参考信号包括第一数量的参考信号波；通过延迟链延迟参考信号，以输出延迟信号，延迟链包括若干延迟单元；同步采样参考信号及延迟信号；当采样结果为预设状态时，进行加1计数，并获取最终的计数值；判断计数值与第一数量的比值是否在预设范围内；当比值在预设范围内时，根据参考信号波的时间宽度及延迟链中开启的延迟单元的数量，获取平均延迟时间；根据平均延迟时间输出控制信号至时钟恢复电路，以校准时钟恢复电路的延迟时间。
[0006]在一些实施例中，延迟信号包括若干延迟信号波，且预设状态为参考信号波与延迟信号波至少部分重叠。
[0007]在一些实施例中，当比值达到预设阈值时，根据参考信号波的时间宽度及延迟链中开启的延迟单元的数量，获取平均延迟时间包括：根据参考信号波的时间宽度及延迟链中开启的延迟单元的数量，获取初始延迟时间；重复执行校准方法，以获取若干组初始延迟时间；根据预设规则及若干组初始延迟时间，获取平均延迟时间。
[0008]在一些实施例中，预设规则包括：获取若干组初始延迟时间的平均值作为平均延迟时间；或获取若干组初始延迟时间的中值作为平均延迟时间。
[0009]在一些实施例中，根据平均延迟时间输出控制信号至时钟恢复电路，以校准时钟恢复电路的延迟时间包括：获取时钟恢复电路的目标延迟时间；根据平均延迟时间及目标
延迟时间，确定时钟恢复电路开启的延迟单元的数量，记为第二数量；输出控制信号至时钟恢复电路，且控制信号包括第二数量的数值。
[0010]在一些实施例中，当比值不在预设范围内时，重新配置延迟链中的延迟单元的数量，并重新执行校准方法，直至比值在预设范围内。
[0011]本申请第二方面提供一种计算机可读存储介质，计算机程序产品中的指令由电子设备的处理器执行时，使得电子设备执行如上任一项所述的校准方法。
[0012]本申请第三方面提供一种校准电路，用于校准时钟恢复电路的延迟时间，校准电路包括：参考信号源，用于输出参考信号，且参考信号包括第一数量的参考信号波；延迟链，用于延迟参考信号，以输出延迟信号，延迟链包括若干延迟单元；采样电路，同步采样参考信号及延迟信号；计数器，用于当采样电路的采样结果为预设状态时，进行加1计数，并获取最终的计数值；计算电路，用于获取计数器最终的计数值，以判断计数值与第一数量的比值是否在预设范围内；计算电路还用于当比值在预设范围内时，根据参考信号波的时间宽度及延迟链中开启的延迟单元的数量，计算平均延迟时间；控制电路，用于根据平均延迟时间输出控制信号至时钟恢复电路，以校准时钟恢复电路的延迟时间。
[0013]本申请第四方面提供一种时钟恢复电路，时钟恢复电路连接至如上所述的校准电路，时钟恢复电路用于接收校准电路输出的控制信号，以根据控制信号调整校准延迟时间。
[0014]本申请第五方面提供一种电子装置，包括如上所述的时钟恢复电路。
[0015]本申请通过配置参考信号源输出参考信号，并通过延迟链延迟参考信号以得到延迟信号，从而基于参考信号波的宽度及对于参考信号及延迟信号的同步采样，估算延迟链中每一延迟单元的平均延迟时间并输出至时钟恢复电路，以校准时钟恢复电路的延迟时间。可以理解，本申请提供的校准方法相较于现有的通过对接收到的包数据的前置序列进行解码以进一步调整延迟时间的方法，无需占用数据通道的资源，且调整更方便快速，控制逻辑简单，可实现针对时钟恢复电路的动态校准，从而降低温度、电压及/或制程等因素对时钟恢复电路输出的延迟时间造成的干扰。
附图说明
[0016]图1为本申请一实施例提供的校准方法的流程框图。
[0017]图2为图1所示的流程框图中涉及的部分信号的时序图。
[0018]图3为图1所示步骤S160包括的子步骤的流程框图。
[0019]图4为图1所示步骤S170包括的子步骤的流程框图。
[0020]图5为本申请一实施例提供的电子装置的电路框图。
[0021]图6为应用本申请实施例提供的校准方法实现校准的电子设备的结构示意图。
[0022]主要元件符号说明
[0023]电子设备
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
100
[0024]处理器
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
101
[0025]存储器
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
102
[0026]计算机程序
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
103
[0027]校准电路
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
200
[0028]参考信号源
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
210
[0029]延迟链
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
220
[0030]采样电路
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
230
[0031]计数器
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
240
[0032]计算电路
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
250
[003本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种校准方法，用于校准时钟恢复电路的延迟时间，其特征在于，所述方法包括：配置参考信号源输出参考信号，且所述参考信号包括第一数量的参考信号波；通过延迟链延迟所述参考信号，以输出延迟信号，所述延迟链包括若干延迟单元；同步采样所述参考信号及所述延迟信号；当采样结果为预设状态时，进行加1计数，并获取最终的计数值；判断所述计数值与所述第一数量的比值是否在预设范围内；当所述比值在所述预设范围内时，根据所述参考信号波的时间宽度及所述延迟链中开启的延迟单元的数量，获取平均延迟时间；根据所述平均延迟时间输出控制信号至所述时钟恢复电路，以校准所述时钟恢复电路的延迟时间。2.如权利要求1所述的校准方法，其特征在于，所述延迟信号包括若干延迟信号波，所述预设状态为所述参考信号波与所述延迟信号波至少部分重叠。3.如权利要求1所述的校准方法，其特征在于，所述当所述比值达到预设阈值时，根据所述参考信号波的时间宽度及所述延迟链中开启的延迟单元的数量，获取平均延迟时间包括：根据所述参考信号波的时间宽度及所述延迟链中开启的延迟单元的数量，获取初始延迟时间；重复执行所述校准方法，以获取若干组所述初始延迟时间；根据预设规则及若干组所述初始延迟时间，获取所述平均延迟时间。4.如权利要求3所述的校准方法，其特征在于，所述预设规则包括：获取若干组所述初始延迟时间的平均值作为所述平均延迟时间；或获取若干组所述初始延迟时间的中值作为所述平均延迟时间。5.如权利要求1所述的校准方法，其特征在于，所述根据所述平均延迟时间输出控制信号至所述时钟恢复电路，以校准所述时钟恢复电路的延迟时间包括：获取所述时钟恢复电路的目标延迟时间；根据所述平均延迟时间...
【专利技术属性】
技术研发人员：许裕杰，柯凌维，陈俊佑，韦鸿运，
申请(专利权)人：深圳天德钰科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。