一种基于控制率加速器的民机机载数据监控方法技术

本发明专利技术提供了一种基于控制率加速器的民机机载数据监控方法，民机机载数据监控系统中主处理器的输入端连接有控制率加速器，且所述控制率加速器及所述主处理器均与外部总线设备连接。民机机载数据监控方法，包括以下步骤：初始化时，控制率加速器访问外部总线设备，接收并存储外部总线设备输出的总线数据；主处理器运行芯片上的周期主任务，并访问控制率加速器，读取控制率加速器内存储的总线数据。本发明专利技术的民机机载数据监控方法可解决机电管理计算机监控的数据不完整问题。可改善民机机电系统并行处理多个总线数据的实时性问题，同时使主处理器能更快的系统响应，使系统设计简单可靠。靠。靠。

【技术实现步骤摘要】
一种基于控制率加速器的民机机载数据监控方法


[0001]本专利技术涉及机载机电管理计算机
，具体为一种基于控制率加速器的民机机载数据监控方法。

技术介绍

[0002]民用飞机包括包括干线客机、支线客机、大型民用直升机等，其机电系统的机载设备通常使用符合航空标准的ARINC429、ARINC825总线作为系统的数据总线，且当前民机机电管理计算机都适用该总线结构监控发动机系统、燃油系统、环控系统数据，其具有实时性要求高、快速地进行数据交换、多个设备数据交叉、总线数据触发具有随机性等特点，这对机电管理计算机的实时处理能力提出了更高要求，存在同时交联、处理十余条总线数据的需求。
[0003]根据民机机电管理计算机的适航要求，以及对功耗、体积、实时性要求高为前提，目前通常采用主处理器+总线协议芯片的系统架构，但是由于机载总线具有上述特点，使得计算机系统会出现频繁中断、随机触发等情况，严重影响了系统的实时性和可靠性，因此需要设计一套数据监控处理方法提高系统的实时性和可靠性要求。

技术实现思路

[0004]为了解决计算机系统出现的频繁中断、随机触发等情况，以严重影响系统的实时性和可靠性的问题，本专利技术设计了一种基于控制率加速器的民机机载数据监控方法，该方法以主任务与外部接口数据并行执行为目的，采用处理器运行功能主任务，以及控制率加速器接管多个ARINC429、ARINC825机载数据的方式，实时处理中断并解决超时问题，以实现提高系统主任务执行的时间确定性和提高监控机载数据的实时性的目的。
[0005]实现专利技术目的的技术方案如下：一种基于控制率加速器的民机机载数据监控方法，民机机载数据监控系统中主处理器的输入端连接有控制率加速器，且所述控制率加速器及所述主处理器均与外部总线设备连接。
[0006]其中，民机机载数据监控方法，包括以下步骤：
[0007]初始化时，所述控制率加速器访问所述外部总线设备，接收并存储所述外部总线设备输出的总线数据；
[0008]所述主处理器运行芯片上的周期主任务，并访问所述控制率加速器，读取所述控制率加速器内存储的总线数据。
[0009]在一个实施例中，所述控制率加速器处理总线数据的随机性及其带来的随机的中断服务程序，并形成消息RAM；
[0010]所述主处理器访问所述控制率加速器，并查询消息RAM。
[0011]进一步的，总线数据包括ARINC429总线数据、RS422总线数据、ARINC825总线数据中的一种或多种。
[0012]进一步的，所述中断服务程序包括ARINC429中断、RS422中断、ARINC825中断中的
一种或多种。
[0013]更进一步的，所述ARINC429中断和所述ARINC825中断分别挂接在所述控制率加速器的中断向量MVECT1_SPIRXINTA、MVECT2_SPIRXINTB、MVECT3_XINT1上。
[0014]进一步的，所述控制率加速器为独立的可编程数字处理器(优选为：独立的可编程的32位浮点数字处理器)。
[0015]在一个实施例中，所述芯片包括Flash芯片、RAM芯片、BOOT芯片。
[0016]在一个实施例中，周期主任务包括50ms周期任务、100ms周期任务、200ms周期任务。
[0017]与现有技术相比，本专利技术的有益效果是：本专利技术设计的民机机载数据监控方法，提高了监控机载数据的实时性、稳定性，提高了主处理器执行周期主任务的时间确定性，解决了现有民机机载数据监控系统执行任务超时的现象，提高了系统的稳定性。同时，本专利技术的民机机载数据监控系统具有架构简单、可靠性高、接口丰富、可扩展性强的优点。
附图说明
[0018]为了更清楚地说明本专利技术实施例技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图仅仅是本专利技术为了更清楚地说明本专利技术实施例或现有技术中的技术方案，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0019]图1为具体实施方式中民机机载数据监控系统的示意图；
[0020]其中，1.控制率加速器；2.主处理器；3.外部总线设备；4.芯片；41.Flash芯片；42.RAM芯片；43.BOOT芯片。
具体实施方式
[0021]下面结合具体实施例来进一步描述本专利技术，本专利技术的优点和特点将会随着描述而更为清楚。但这些实施例仅是范例性的，并不对本专利技术的范围构成任何限制。本领域技术人员应该理解的是，在不偏离本专利技术的精神和范围下可以对本专利技术技术方案的细节和形式进行修改或替换，但这些修改和替换均落入本专利技术的保护范围内。
[0022]在本实施例的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本专利技术创造和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利技术创造的限制。
[0023]此外，术语“第一”、“第二”、“第三”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本专利技术创造的描述中，除非另有说明，“多个”的含义是两个或两个以上。
[0024]本具体实施方式提供了一种基于控制率加速器的民机机载数据监控方法，参见图1所示，本专利技术对现机载数据监控系统进行改进，通过增加控制率加速器1(即CLA)，使控制率加速器1独立于主处理器2去接收总线数据并处理总线数据带来的终端，解决总线数据监
控的不完整性，并可以改善并行处理多个总线数据的实时性，还能够释放主处理器2，使其运行周期性主任务。
[0025]具体的，本具体实施方式的民机机载数据监控系统中主处理器2(即CPU)的输入端连接有控制率加速器1，且所述控制率加速器1及所述主处理器2均与外部总线设备3连接。
[0026]其中，民机机载数据监控方法，包括以下步骤：
[0027]初始化时，所述控制率加速器1访问所述外部总线设备3，接收并存储所述外部总线设备3输出的总线数据。
[0028]所述主处理器2运行芯片4上的周期主任务，并访问所述控制率加速器1，读取所述控制率加速器1内存储的总线数据。
[0029]在此需要说明的是：控制率加速器1和主处理器2都能够对外部总线设备3进行访问，但是在初始化时确定由控制率加速器1访问外部总线设备3，而主处理器2直接对外部总线设备3的访问只有在特殊情况下或者在没有初始化的情况下进行。
[0030]在一个实施例中，所述控制率加速器1除了接收总线数据外，还用来处理总线数据的随机性及其带来的随机的中断服务程序，并形成消息RAM；同时，所述主处理器2访问所述本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于控制率加速器的民机机载数据监控方法，其特征在于：民机机载数据监控系统中主处理器的输入端连接有控制率加速器，且所述控制率加速器及所述主处理器均与外部总线设备连接；其中，民机机载数据监控方法，包括以下步骤：初始化时，所述控制率加速器访问所述外部总线设备，接收并存储所述外部总线设备输出的总线数据；所述主处理器运行芯片上的周期主任务，并访问所述控制率加速器，读取所述控制率加速器内存储的总线数据。2.根据权利要求1所述的基于控制率加速器的民机机载数据监控方法，其特征在于：所述控制率加速器处理总线数据的随机性及其带来的随机的中断服务程序，并形成消息RAM；所述主处理器访问所述控制率加速器，并查询消息RAM。3.根据权利要求2所述的基于控制率加速器的民机机载数据监控方法，其特征在于：总线数据包括ARINC429总线数据、RS422总线数据、ARINC825总线数据中的一种或多种。4.根据权利要求3所述的基于控制...

【专利技术属性】
技术研发人员：徐楠，周前柏，王俊，惠亮，张旭洲，贾雪航，
申请(专利权)人：中国航空工业集团公司西安航空计算技术研究所，
类型：发明
国别省市：