核脉冲信号能谱成形方法及多道脉冲分析仪技术

本发明专利技术公开了一种核脉冲信号能谱成形方法及多道脉冲分析仪,所述能谱成形方法包括对输入的核脉冲信号进行预处理后输入ADC中将该核脉冲信号转换为数字信号，并实时将转换结果传输进FPGA中进行处理；处理时，通过FPGA所构建的快通道滤波成形算法和慢通道滤波成形算法将数字信号处理成拥有一定平顶宽度的波形；FPGA根据快通道滤波成形算法处理后所形成的波形对核脉冲事件所发生的相对时刻进行定位，从而判断脉冲是否发生堆积，如果产生堆积，该脉冲成形结果舍弃，如果未产生堆积，则结合慢通道滤波成形算法所形成的波形进行脉冲幅度提取和基线扣除从而生成最终的谱线。提取和基线扣除从而生成最终的谱线。提取和基线扣除从而生成最终的谱线。

【技术实现步骤摘要】
核脉冲信号能谱成形方法及多道脉冲分析仪


[0001]本专利技术涉及核辐射探测领域，具体涉及一种核脉冲信号能谱成形方法及多道脉冲分析仪。

技术介绍

[0002]在核技术研究和应用领域中，经常需要测量射线的能谱，它是将脉冲信号按幅度的大小进行分类并记录每类信号的数目，将得到的数据绘制成谱图形，便可具体分析射线的种类以及辐射强度。目前，申请号为2017106644218的中国专利公开了一种多道脉冲幅度分析仪，该分析仪包括用于测量核辐射能量并输出电压脉冲信号的辐射探测器；用于对辐射探测器输出的电压脉冲信号进行滤波的滤波成形模块；用于对滤波成形模块滤波后的电压脉冲信号进行放大处理的放大模块；用于对放大后的电压脉冲信号进行采样并将其转化成数字信号的A/D转化模块；用于对A/D转化模块输出的数字信号进行滤波处理、数据寻峰、多道计数以及多道存储，并将各道的计数信息上传至用户终端的FPGA数据处理模块；分别对A/D转化模块和放大模块进行控制的控制模块。
[0003]上述分析仪仅对脉冲信号进行了滤波和放大处理，解决了脉冲信号遗漏的问题。而核辐射信号具有极强的随机性，波形复杂，在后续的数据处理过程中，采用模拟电路的方式成谱，脉冲幅度提取速度较慢，导致死区时间较大，脉冲堆积甄别困难。其中，脉冲堆积是指在同一时间有多个辐射粒子进入探测器，而探测器接收到这些放射性粒子产生的电流脉冲是有一定的时间宽度的，这使得电流脉冲之间相互干扰和影响，从而导致脉冲堆积效应。

技术实现思路

[0004]针对现有技术存在的上述不足，本专利技术的目的在于提供一种核脉冲信号能谱成形方法及多道脉冲分析仪，解决现有脉冲幅度提取慢、脉冲堆积甄别困难、谱图成形慢的问题。
[0005]为了解决上述技术问题，本专利技术采用如下技术方案：
[0006]一种核脉冲信号能谱成形方法，包括如下步骤：
[0007]将输入的核脉冲信号进行预处理；
[0008]将预处理后的核脉冲信号输入ADC中将核脉冲信号转换为数字信号，并实时将转换结果传输进FPGA中进行处理；处理时，通过FPGA所构建的快通道滤波成形算法和慢通道滤波成形算法将数字信号处理成拥有一定平顶宽度的波形；FPGA根据快通道滤波成形算法处理后所形成的波形对核脉冲事件所发生的相对时刻进行定位，从而判断脉冲是否发生堆积，如果产生堆积，该脉冲成形结果舍弃，如果未产生堆积，则结合慢通道滤波成形算法所形成的波形进行脉冲幅度提取和基线扣除从而生成最终的谱线；
[0009]将FPGA分析处理模块所生成的谱线输出到单片机，通过单片机向用户终端输出。
[0010]进一步的，快通道滤波成形算法为对称零面积梯形成形算法，所述对称零面积梯形成形算法所形成的函数曲线由一个正向的大梯形和两个负向并且面积相等的的小梯形
组成，大梯形的面积为小梯形面积的两倍，整个梯形总面积为零。
[0011]进一步的，对称零面积梯形的函数表达式如下：z[n]＝
‑
x[n]+2x[n
‑
L]‑
x[n
‑
2L]，式中，x[n]为小梯形的函数表达式，L为小梯形底边采样点数。
[0012]进一步的，所述小梯形的函数表达式如下：δ[n]＝s[n]‑
as[n
‑
1][0013]p[n]＝δ[n]‑
δ[n
‑
J]‑
δ[n
‑
J
‑
K]+δ[n
‑
2J
‑
K][0014]q[n]＝q[n
‑
1]+p[n][0015]x[n]＝x[n
‑
1]+q[n][0016]式中，δ[n]为单位冲激函数，Ts为采样周期，M为核脉冲信号的衰减时间常数，J为函数曲线中小梯形斜边采样点数，K为函数曲线中小梯形平顶采样点数。
[0017]进一步的，所述慢通道滤波成形算法为梯形成形算法，梯形成形算法所形成的函数曲线为等腰梯形曲线，具有时间相等的上升沿和下降沿，以及位于上升沿和下降沿之间的平顶。
[0018]进一步的，所述梯形成形算法的时域表达式如下：
[0019]v0(n)＝2
·
v0(n
‑
1)
‑
v0(n
‑
2)+[v
i
(n)
‑
v
i
(n
‑
na)
‑
v
i
(n
‑
nb)+v
i
(n
‑
nc)
‑
(a+b)
·
(v
i
(n
‑
1)
‑
v
i
(n
‑
na
‑
1)
‑
v
i
(n
‑
nb
‑
1)+v
i
(n
‑
nc
‑
1))+a
·
b
·
(v
i
(n
‑
2)
‑
v
i
(n
‑
na
‑
2)
‑
v
i
(n
‑
nb
‑
2)+v
i
(n
‑
nc
‑
2))]/na
·
(a
‑
b)
[0020]式中n＝t/Ts，v
i
(n)为输入序列，v0(n)为输出序列，na为函数曲线中的上升沿采样点数，nb为梯形上升沿和平顶的采样点数，nc为整个梯形的采样点数，Ts为采样周期，M为核脉冲信号的衰减时间常数，τu是辅助参数。
[0021]进一步的，将输入的核脉冲信号进行预处理步骤如下：通过前端信号处理模块的放大电路调整脉冲幅度，然后，将经过放大电路处理后的核脉冲信号输入差分驱动器，把放大电路输出的脉冲信号转化为差分输入信号。
[0022]进一步的，FPGA还能够接收来自用户终端所发出的操作指令，通过操作指令对参数进行实时修改，实现不同时间常数的核脉冲信号的成形及能谱的显示。
[0023]一种多道脉冲分析仪，包括核脉冲信号预处理模块、ADC和FPGA数据处理模块，所述核脉冲信号预处理模块与用于接收核辐射探测器所输入的电压脉冲信号，并对该电压脉冲信号进行预处理，所述ADC与前端信号预处理模块和FPGA数据处理模块相接，用于将预处理后的核脉冲信号转换为数字信号，并将转换后的数字信号传输给FPGA数据处理模块；其特征在于，所述FPGA数据处理模块构建有快通道滤波成形算法和慢通道滤波成形算法，通过所构建的快通道滤波成形算法和慢通道滤波成形算法将数字信号处理成拥有平顶宽度的波形；并根据快通道滤波成形算法本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种核脉冲信号能谱成形方法，其特征在于，包括如下步骤：将输入的核脉冲信号进行预处理；将预处理后的核脉冲信号输入ADC中将核脉冲信号转换为数字信号，并实时将转换结果传输进FPGA中进行处理；处理时，通过FPGA所构建的快通道滤波成形算法和慢通道滤波成形算法将数字信号处理成拥有一定平顶宽度的波形；FPGA根据快通道滤波成形算法处理后所形成的波形对核脉冲事件所发生的相对时刻进行定位，从而判断脉冲是否发生堆积，如果产生堆积，该脉冲成形结果舍弃，如果未产生堆积，则结合慢通道滤波成形算法所形成的波形进行脉冲幅度提取和基线扣除从而生成最终的谱线；将FPGA分析处理模块所生成的谱线输出到单片机，通过单片机向用户终端输出。2.根据权利要求1所述的核脉冲信号能谱成形方法，其特征在于，快通道滤波成形算法为对称零面积梯形成形算法，所述对称零面积梯形成形算法所形成的函数曲线由一个正向的大梯形和两个负向并且面积相等的的小梯形组成，大梯形的面积为小梯形面积的两倍，整个梯形总面积为零。3.根据权利要求2所述的核脉冲信号能谱成形方法，其特征在于，对称零面积梯形的函数表达式如下：z[n]＝
‑
x[n]+2x[n
‑
L]
‑
x[n
‑
2L]，式中，x[n]为小梯形的函数表达式，L为小梯形底边采样点数。4.根据权利要求3所述的核脉冲信号能谱成形方法，其特征在于，所述小梯形的函数表达式如下：δ[n]＝s[n]
‑
as[n
‑
1]p[n]＝δ[n]
‑
δ[n
‑
J]
‑
δ[n
‑
J
‑
K]+δ[n
‑
2J
‑
K]q[n]＝q[n
‑
1]+p[n]x[n]＝x[n
‑
1]+q[n]式中，δ[n]为单位冲激函数，Ts为采样周期，M为核脉冲信号的衰减时间常数，J为函数曲线中小梯形斜边采样点数，K为函数曲线中小梯形平顶采样点数。5.根据权利要求1或2或3或4所述的核脉冲信号能谱成形方法，其特征在于，所述慢通道滤波成形算法为梯形成形算法，梯形成形算法所形成的函数曲线为等腰梯形曲线，具有时间相等的上升沿和下降沿，以及位于上升沿和下降沿之间的平顶。6.根据权利要求5所述的核脉冲信号能谱成形方法，其特征在于，所述梯形成形算法的时域表达式如下：v0(n)＝2
·
v0(n
‑
1)
‑
v0(n
‑
2)+[v
i
(n)
‑
v
i
(n
‑
na)
‑
v
i
(n
‑
nb)+v
i
(n
‑
nc)
‑
(a+b)
·
(v
i
(n
‑
1)
‑
v

【专利技术属性】
技术研发人员：徐智博，吴会寅，王利钟，吴瑶，周睿，陈源，陈旭，姚正勇，
申请(专利权)人：重庆建安仪器有限责任公司，
类型：发明
国别省市：