一种基于ARM总线动态时钟门控装置制造方法及图纸

本发明专利技术公开了一种基于ARM总线动态时钟门控装置，包括外设模块，其中所述外设模块通过AHB总线与内核处理器连接或通过APB总线与APB桥控制器连接，所述外设模块由静态时钟门控ICG、模块工作电路、动态时钟门控装置、动态时钟门控ICG、模块配置寄存器组成，其中静态时钟门控ICG通过静态时钟网络与模块工作电路及动态时钟门控ICG连接，动态时钟门控装置通过动态时钟网络与模块配置寄存器连接。本发明专利技术通过增加动态时钟门控装置，进一步细分模块内部的时钟网络。精准的降低模块内部配置寄存器的时钟网络的功耗开销。钟网络的功耗开销。钟网络的功耗开销。

【技术实现步骤摘要】
一种基于ARM总线动态时钟门控装置


[0001]本专利技术涉及电子信息
，尤其涉及一种基于ARM总线动态时钟门控装置。

技术介绍

[0002]模块级静态时钟门控，需要软件进行控制。当该模块工作时软件使能时钟门控，不工作时软件禁止。
[0003]软件只能对整个模块的时钟网络进行统一的使能或禁止操作，不够灵活。也无法做到进一步细分模块内部的时钟网络，从而达到进一步节省功耗的目的。而且在嵌入式SOC系统中，一个模块往往处于间歇性工作的状态，该模块时钟网络的功耗开销还取决于软件控制程序的品质优劣，同时也极大增加了软件程序的复杂程度，复杂的程序本身功耗开销也更大。
[0004]此外，RTL综合工具自动产生动态时钟门控对RTL的代码书写规范有着严格的限制，只有满足该规范书写的要求的代码，综合工具才会将触发器D端的使能信号自动综合到时钟端。另外，RTL综合工具自动产生动态时钟门控会额外增加逻辑单元；又由于RTL综合工具是对满足转换条件的RTL代码逐个进行转换的，所以代码量越大增加的逻辑单元也越多，增加的逻辑单元本身也是有功耗开销的。

技术实现思路

[0005]本专利技术的目的是为了解决现有技术中存在的缺点，而提出的一种基于ARM总线动态时钟门控装置。
[0006]为了实现上述目的，本专利技术采用了如下技术方案：
[0007]一种基于ARM总线动态时钟门控装置，包括外设模块，其中所述外设模块通过AHB总线与内核处理器连接或通过APB总线与APB桥控制器连接，所述外设模块由静态时钟门控ICG、模块工作电路、动态时钟门控装置、动态时钟门控ICG、模块配置寄存器组成，其中静态时钟门控ICG通过静态时钟网络与模块工作电路及动态时钟门控ICG连接，动态时钟门控装置通过动态时钟网络与模块配置寄存器连接。
[0008]优选地，所述静态时钟门控ICG通过软件开启或关闭静态时钟门控的使能信号。
[0009]优选地，所述动态时钟门控装置由AHB总线或APB总线访问的状态开启或关闭动态时钟网络的使能信号。
[0010]优选地，所述动态时钟门控ICG通过动态时钟门控装置产生的使能信号开启或关闭。
[0011]优选地，所述模块配置寄存器用于模块的功能配置。
[0012]本专利技术具有以下有益效果：
[0013]1、通过增加动态时钟门控装置，进一步细分模块内部的时钟网络。精准的降低模块内部配置寄存器的时钟网络的功耗开销。
[0014]2、AHB总线动态时钟门控装置是固定的单一的控制逻辑，与配置寄存器的实际数
量无关，只要符合动态时钟条件的配置寄存器都可以使用该动态时钟网络。也不会因为配置寄存器的代码数量的多寡，而在RTL综合时产生更多的冗余的动态时钟门控逻辑，增加面积和功耗的开销。
附图说明
[0015]图1为AHB总线动态时钟门控整体框图；
[0016]图2为AHB总线动态时钟门控电路图；
[0017]图3为AHB总线动态时钟门控时序图；
[0018]图4为APB总线动态时钟门控整体框图；
[0019]图5为APB总线动态时钟门控电路图；
[0020]图6为APB总线动态时钟门控时序图；
[0021]图7为静态时钟门控整体框图；
[0022]图8为RTL综合工具自动产生动态时钟门控示意图。
具体实施方式
[0023]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。
[0024]一种基于ARM总线动态时钟门控装置，包括外设模块，其中外设模块通过AHB总线与内核处理器连接或通过APB总线与APB桥控制器连接，外设模块由静态时钟门控ICG、模块工作电路、动态时钟门控装置、动态时钟门控ICG、模块配置寄存器组成，其中静态时钟门控ICG通过静态时钟网络与模块工作电路及动态时钟门控ICG连接，动态时钟门控装置通过动态时钟网络与模块配置寄存器连接。模块配置寄存器用于模块的功能配置。
[0025]本专利技术中，在嵌入式SOC中，各个模块内部存在大量的配置寄存器(用于模块的功能配置)，通常在系统初始化后(直到模块关闭)将极少被总线二次访问。将这些配置寄存器使用动态时钟网络，在总线不访问时这些配置寄存器的时钟信号将禁止翻转，可以极大的节省时钟网络的功耗开销。
[0026]静态时钟门控ICG通过软件开启或关闭静态时钟门控的使能信号。动态时钟门控装置由AHB总线或APB总线访问的状态开启或关闭动态时钟网络的使能信号。动态时钟门控ICG通过动态时钟门控装置产生的使能信号开启或关闭。具体的，参照图2，在AHB总线动态时钟门控装置中，HSEL＝1且HREADY＝1时开启动态时钟门控使能信号；当动态时钟门控使能且HREADYOUT＝0时，动态时钟门控将保持为开启状态；当HREADYOUT＝1时，关闭动态时钟门控使能信号。
[0027]或参照图4，在APB总线动态时钟门控装置中，当PSEL＝1且PENABLE＝0时开启动态时钟门控使能信号；当动态时钟门控使能且PREADY＝0时，动态时钟门控将保持为开启状态；当PREADY＝1时，关闭动态时钟门控使能信号。
[0028]需要说明的是，如图7所示的目前现有的只通过软件对整个模块的时钟网络进行统一的使能或禁止操作，在嵌入式SOC设计中，通常会为每个外设模块增加一个静态时钟门控ICG单元。当该外设模块未使用时，软件禁止该模块的时钟网络；当该外设模块初始时，再由软件使能时钟网络，软件程序的复杂程度高，复杂的程序本身功耗开销也更大。
[0029]再如图8所示的RTL综合工具自动产生动态时钟门控，RTL综合工具可以将本该综合到触发器D端的使能信号，综合到触发器CLK端。当使能信号有效时，释放一个CLK时钟将触发器D端的数据传递到触发器的Q端。综合工具会分析RTL代码，为符合条件的RTL代码自动产生动态时钟门控ICG。随着代码量的上升，插入的ICG的数量也会越多，从而造成冗余的ICG电路，浪费电路面积和功耗开销。
[0030]而本专利技术中，在模块级静态时钟门控的基础上，增加ARM总线动态时钟门控ICG。将模块内部的时钟网络细分为2部分，静态时钟网络和动态时钟网络。
[0031]具体应用过程中，参照图1及图2，以AHB总线为例，使用HSEL，HREADY和HREADYOUT总线控制信号，产生AHB总线动态时钟门控的使能信号。当AHB总线发起访问，在总线地址相位HSEL＝1且HREADY＝1时使能动态时钟门控；当AHB总线完成访问时，在总线数据相位HREADYOUT＝1时关闭动态时钟门控。
[0032]或参照图4及图5，以APB总线为例，使用PSEL，PENABLE和PREADY总线控制信号，产生APB总线动态时钟门控的使能信号。当APB总线发起访问，PSEL＝1且PENABLE＝0时使能动态时钟门控；当APB总线完成访问PREADY＝1时关闭本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于ARM总线动态时钟门控装置，包括外设模块，其特征在于，其中所述外设模块通过AHB总线与内核处理器连接或通过APB总线与APB桥控制器连接，所述外设模块由静态时钟门控ICG、模块工作电路、动态时钟门控装置、动态时钟门控ICG、模块配置寄存器组成，其中静态时钟门控ICG通过静态时钟网络与模块工作电路及动态时钟门控ICG连接，动态时钟门控装置通过动态时钟网络与模块配置寄存器连接。2.根据权利要求1所述的一种基于ARM总线动态时钟门控装置，其特征在于，所述静态时钟门...

【专利技术属性】
技术研发人员：崔炳磊，沈怪皓，潘静，张景晨，
申请(专利权)人：广州中基国威电子科技有限公司，
类型：发明
国别省市：