【技术实现步骤摘要】
时钟驱动器及包括其的存储设备
[0001]本申请总体上涉及存储技术，更具体地，涉及一种时钟驱动器及包括其的存储设备。
技术介绍
[0002]双列直插式存储模块(DIMM)是将多个存储器芯片(例如，动态随机存取存储(DRAM)芯片)集成在基板(例如，印刷电路板(PCB))上的存储模块，也称为原始卡(raw card)。
[0003]一些类型的DIMM，例如无缓冲双列直插式存储模块(UDIMM)和小型双列直插式存储模块(SODIMM)通常用于个人计算机和笔记本电脑中，因此没有可以生成时钟信号的寄存时钟驱动器，寄存时钟驱动器可以用于协调DIMM上的存储器芯片组的操作。这些DIMM通常直接从外部主控制器，例如中央处理单元(CPU)接收时钟信号。然而，由于时钟信号的频率不断提高，在接收到DIMM上的多组存储器芯片时，时钟信号可能会出现更严重的抖动问题。因此，可以在DIMM上添加时钟驱动器并被耦接在主控制器和存储器芯片组之间。主控制器可以提供不同于那些传统时钟信号的时钟信号，用于在无板载时钟驱动器的情况下驱动DIMM。
...
【技术保护点】
【技术特征摘要】
1.一种时钟驱动器，所述时钟驱动器包括：时钟检测器，所述时钟检测器用于接收预定时钟协议的多对输入时钟信号，并用于通过确定所述多对输入时钟信号的切换来生成所述预定时钟协议的协议标识符；锁相环模块，所述锁相环模块被耦接为接收所述多对输入时钟信号中的至少一对输入时钟信号，并根据接收的所述至少一对输入时钟信号产生至少一对参考时钟信号；和多个多路复用器，所述多个多路复用器被耦接到所述时钟检测器和所述锁相环模块，其中，每个多路复用器被配置为接收所述多对输入时钟信号中的一对输入时钟信号和所述至少一对参考时钟信号中的一对参考时钟信号，并且根据所述协议标识符，选择性地输出所述一对输入时钟信号或所述一对参考时钟信号以驱动一组存储器芯片。2.根据权利要求1所述的时钟驱动器，其特征在于，所述锁相环模块包括锁相环单元，而所述多个多路复用器被耦接到所述锁相环单元，以接收所述锁相环单元所产生的所述一对参考时钟信号。3.根据权利要求1所述的时钟驱动器，其特征在于，所述锁相环模块进一步耦接到所述时钟检测器以接收所述协议标识符，并被配置为根据接收的所述协议标识符而被启用或禁用。4.根据权利要求1所述的时钟驱动器，其特征在于，所述时钟驱动器进一步包括：一个或多个时钟树，每个所述时钟树耦接在所述多个多路复用器中的一个多路复用器和一组存储器芯片之间，并被配置用于将偏移引入到所述一对参考时钟信号中。5.根据权利要求1所述的时钟驱动器，其特征在于，所述多个多路复用器中的每一个多路复用器包括：第一输入，所述第一输入被耦接为接收多对输入时钟信号中的一对输入时钟信号；第二输入，所述第二输入耦接到锁相环模块；控制节点，所述控制节点耦接到所述时钟检测器以接收所述协议标识符；和输出，所述输出耦接到一组存储器芯片。6.根据权利要求1所述的时钟驱动器，其特征在于，所述时钟检测器被配置为通过确定所述多对输入时钟信号中是否只有一对输入时钟信号在切换来生成所述协议标识符。7.根据权利要求6所述的时钟驱动器，其特征在于，每个多路复用器被配置为当确定所述多对输入时钟信号中的不仅一对输入时钟信号在切换时，输出所述一对输入时钟信号，以及当确定所述多对所述输入时钟信号中只有一对输入时钟信号在切换时，输出所述一对参考时钟信号。8.根据权利要求1所述的时钟驱动器，其特征在于，所述时钟驱动器被配置为集成在存储设备中，而所述时钟检测器进一步配置为在接收到指示初始化所述存储设备的上电信号后生成所述协议标识符。9.根据权利要求1所述的时钟驱动器，其特征在于，所述预定时钟协议是无板载时钟驱动器的存储器时钟协议，或是具有板载时钟驱动器的存储器时钟协议。10.根据权利要求1所述的时钟驱动器，其特征在于，所述锁相环模块包括两个或更多个锁相环单元。11.一种存储设备，...
【专利技术属性】
技术研发人员：蒋逸波，尤立中，克里斯托弗，
申请(专利权)人：澜起电子科技昆山有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。