电感装置制造方法及图纸

一种电感装置包含一第一电感、一第二电感、以及至少一开关电路。该第二电感用以将该第一电感包于其内，并且使用最上层金属来为该第一电感抵抗外界干扰，该至少一开关电路耦接于该第二电感，并且用以接收至少一控制电压，其中该至少一控制电压系用以调整该至少一开关电路的导通程度。关电路的导通程度。关电路的导通程度。

【技术实现步骤摘要】
电感装置


[0001]本专利技术是有关电感设计，且尤指一种可抵抗外界干扰并且可调整电感的电感值以及品质因数(quality factor,Q)的电感装置。

技术介绍

[0002]一般来说，在现有的可调式电感装置中有着一主要电感以及一次要电感，主要电感下的图案接地保护层(pattern ground shield)上有着次要电感以及串联于次要电感的一开关电路，借由调整开关电路的电压来改变开关电路的导通程度以调整次要电感的特性，再借由电感互感(mutual induction)来调整主要电感的电感值以及品质因数，然而，此可调式电感装置无法抵抗外界干扰(例如磁场干扰、信号耦合)。
[0003]另一方面，现有的可抗外界干扰的电感装置中，其在一电感外围利用最上层金属诸如重布线(redistribution layer,RDL)层金属来围一圈浮地(floating)的封闭回路，由于楞次定律的缘故，该封闭回路可以抵抗外界干扰，然而，除了该电感的品质因数会因此降低外，该电感的电感值以及品质因数皆不可调，其大幅度地降低电路设计的自由度，因此，极需一种可以抵抗外界干扰并且可以调整电感的电感值以及品质因数的电感装置，以同时地增加电路设计的自由度以及改善无法抵抗外界干扰的问题。

技术实现思路

[0004]因此，本专利技术的一目的在于提供一种可抵抗外界干扰并且可调整电感的电感值以及品质因数的电感装置，以解决上述问题。
[0005]本专利技术的至少一实施例提供一种电感装置，该电感装置可包含一第一电感、一第二电感、以及至少一开关电路。该第二电感用以将该第一电感包于其内，并且使用最上层金属来为该第一电感抵抗外界干扰，该至少一开关电路耦接于该第二电感，并且用以接收至少一控制电压，其中该至少一控制电压系用以调整该至少一开关电路的导通程度。
[0006]本专利技术的好处之一是，由于第二电感系使用最上层金属，因此包于其内的第一电感可不受外界干扰，此外，本专利技术可借由调整至少一开关电路的导通程度来调整第一电感的电感值以及品质因数以及电感装置的抗外界干扰能力，其大幅度地增加电路设计的自由度。
附图说明
[0007]图1为依据本专利技术一实施例的电感装置的示意图。
[0008]图2为依据本专利技术另一实施例的电感装置的示意图。
[0009]图3为依据本专利技术再一实施例的电感装置的示意图。
[0010]图4为依据本专利技术一实施例的利用功率检测器所提供的感应电压来适应性地调整导通程度的电感装置的示意图。
[0011]图5为依据本专利技术一实施例的在接收端利用图1所示的电感装置的收发机系统的
示意图。
[0012]图6为依据本专利技术一实施例的在接收端利用图4所示的电感装置的收发机系统的示意图。
具体实施方式
[0013]图1为依据本专利技术一实施例的电感装置100的示意图。如图1所示，电感装置100包含一主要电感10、一次要电感12、以及一N型金属氧化物半导体场效电晶体(Metal
‑
Oxide
‑
Semiconductor Field
‑
Effect Transistor,MOSFET；为简便起见，称为电晶体)14，其中N型电晶体14是作为电感装置100的开关电路，实作上，开关电路可以用其它种类的开关电路(例如P型电晶体)来代替，在此开关电路以N型电晶体来表示只是为了示例，本专利技术不以此为限，此外，开关电路不限单颗耦接于次要电感12，开关电路可以多颗并联到地的方式耦接于次要电感12，其亦可以达到本专利技术的效果。
[0014]在图1中，主要电感10可以为任意圈数(亦即单圈或多圈)或任意宽度的电感，在图1中以单圈为例。次要电感12用以将主要电感10包于其内，并且使用最上层金属诸如重布线层金属来为主要电感10抵抗外界干扰(例如磁场干扰、信号耦合)，其中无论次要电感12为浮地或接地皆不影响为主要电感10抵抗外界干扰的效果，此外，次要电感12可以为任意宽度以及任意层数(亦即单层或多层)的电感，在图1中以单层为例，要注意的是，主要电感10以及次要电感12的走线之间可以为任意距离，并且主要电感10以及次要电感12的下面是否有着图案接地保护层并不影响本专利技术的效果。
[0015]在图1中，N型电晶体14耦接于次要电感12，并且用以在N型电晶体14的闸极接收一控制电压Vctrl，其中控制电压Vctrl用以调整N型电晶体14的导通程度，在某些实施例中，N型电晶体14亦可在其闸极耦接一功率检测器(power detector)来检测一感应电压，以适应性地控制并且调整N型电晶体14的导通程度，然而，本专利技术不以此为限。此外，次要电感12为主要电感10抵抗外界干扰的程度以及主要电感10的电感值以及品质因数皆可随着N型电晶体14的导通程度来被调整，以下用两种情况(状况1以及状况2)来说明。
[0016]在状况1中，当电感装置100没有为主要电感10抵抗外界干扰或调整主要电感10之电感值以及品质因数的需求时(亦即将主要电感10作为一般电感来操作)，控制电压Vctrl被设置为0V(或小于临界电压的电压值)，由于控制电压Vctrl小于N型电晶体14的临界电压(大约等于0.45V)，因此，N型电晶体14不会导通以及次要电感12不会形成一回路，此时次要电感12如同一虚设(dummy)电感而不会影响主要电感10的电感值以及品质因数，换句话说，当N型电晶体14不导通时，主要电感10外部虽然包了一圈次要电感12，除了在制程上增加一些布局(layout)面积外，并不影响主要电感10的操作。
[0017]另一方面，在状况2中，当电感装置100需为主要电感10抵抗外界干扰时，电感装置100将控制电压Vctrl设置为大于N型电晶体14的临界电压(大约等于0.45V)来使N型电晶体14导通，此时，次要电感12会形成一封闭回路来为主要电感10抵抗外界干扰，并且控制电压Vctrl越高则N型电晶体14越导通，也就是说，N型电晶体14的等效电阻越小，由于楞次定律的缘故，次要电感12的回路电流也会越大，包于次要电感12内的主要电感10不受外界干扰的程度也越大，此外，当电感装置100需调整主要电感10的电感值以及品质因数时，电感装置100会调整控制电压Vctrl的大小，当控制电压Vctrl越大时，主要电感10的电感值以及品
质因数会越小，并且利用电感装置100的匹配电路的增益也会跟着降低，因此，电感装置100能够达到调整利用电感装置100的匹配电路的阻抗或降低其增益的效果，大幅度地增加电路设计的自由度。
[0018]图2为依据本专利技术另一实施例的电感装置200的示意图。如图2所示，电感装置200包含一主要电感20、一次要电感22、以及一N型电晶体24，其中次要电感22用以将主要电感20包于其内，并且使用最上层金属诸如重布线层金属来为主要电感20抵抗外界干扰(例如磁场干扰、信号耦合)，以及N型电晶体24耦接于次要电感22，并且用以接收一控制电压Vctrl来调整N型电晶体24的导通程度。电感装置2本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电感装置，包含：一第一电感；一第二电感，用以将该第一电感包于其内，并且使用最上层金属来为该第一电感抵抗外界干扰；以及至少一开关电路，耦接于该第二电感，并且用以接收至少一控制电压，其中该至少一控制电压用以调整该至少一开关电路的导通程度。2.根据权利要求1所述的电感装置，其中该第一电感的圈数为单圈或多圈。3.根据权利要求1所述的电感装置，其中该第二电感的层数为单层或多层。4.根据权利要求1所述的电感装置，其中当该电感装置无需抵抗外界干扰时，则使该至少一开关电路不导通。5.根据权利要求...

【专利技术属性】
技术研发人员：张洋，李珈谊，张家润，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：