栅极驱动电路及显示面板制造技术

本申请公开了一种栅极驱动电路及显示面板，该栅极驱动电路包括多个级联的栅极驱动单元，其中，第N级栅极驱动单元包括上拉模块、下拉模块以及上拉控制模块，通过电连接下拉模块的控制端与第N+X级扫描线或者第N+X级级联线，电连接上拉控制模块的控制端与第N

【技术实现步骤摘要】
栅极驱动电路及显示面板


[0001]本申请涉及显示
，具体涉及一种栅极驱动电路及显示面板。

技术介绍

[0002]栅极(GOA，Gate Driver on Array)驱动电路一直被广泛应用于显示
，然而，栅极驱动电路的上拉节点会出现维持不足的现象，这会影响扫描信号的输出要求，降低了信赖性，进而降低了显示面板的显示效果，影响视觉体验。

技术实现思路

[0003]本申请提供一种栅极驱动电路及显示面板，以缓解上拉节点的电位维持不足的技术问题。
[0004]第一方面，本申请提供一种栅极驱动电路，该栅极驱动电路包括多个级联的栅极驱动单元，其中，第N级栅极驱动单元包括上拉模块、下拉模块以及上拉控制模块，上拉模块的控制端与上拉节点电连接，上拉模块的输入端与时钟线电连接，上拉模块的第一输出端与第N级级联线电连接，上拉模块的第二输出端与第N级扫描线电连接；下拉模块的一端与上拉节点电连接，下拉模块的另一端与低电位线电连接，下拉模块的控制端与第N+X级扫描线或者第N+X级级联线电连接；上拉控制模块的一端与上拉节点电连接，上拉控制模块的另一端与传输线电连接，上拉控制模块的控制端与第N
‑
X+n级扫描线或者第N
‑
X+n级级联线电连接，其中，n为正整数。
[0005]在其中一些实施方式中，传输线为第N
‑
X+n级扫描线或者第N
‑
X+n级级联线。
[0006]在其中一些实施方式中，上拉控制模块包括上拉控制晶体管，上拉控制晶体管的源极或者漏极中的一个与上拉节点电连接，上拉控制晶体管的源极或者漏极中的另一个与传输线电连接，上拉控制晶体管的栅极与第N
‑
X+n级扫描线或者第N
‑
X+n级级联线电连接。
[0007]在其中一些实施方式中，下拉模块包括下拉晶体管，下拉晶体管的源极或者漏极中的一个与上拉节点电连接，下拉晶体管的源极或者漏极中的另一个与低电位线电连接，下拉晶体管的栅极与第N+X级扫描线或者第N+X级级联线电连接。
[0008]在其中一些实施方式中，上拉模块包括上拉晶体管和级联晶体管，上拉晶体管的源极或者漏极中的一个与时钟线电连接，上拉晶体管的栅极与上拉节点电连接，上拉晶体管的源极或者漏极中的另一个与第N级扫描线电连接；级联晶体管的源极或者漏极中的一个与时钟线电连接，级联晶体管的栅极与上拉节点电连接，级联晶体管的源极或者漏极中的另一个与第N级级联线电连接。
[0009]在其中一些实施方式中，栅极驱动电路与M条不同时钟线电连接，X为M的二分之一，且X、M均为正整数。
[0010]在其中一些实施方式中，时钟线用于传输时钟信号，相邻的两个时钟信号的上升沿之间具有一间隔时间。
[0011]在其中一些实施方式中，时钟线用于传输时钟信号，时钟信号的占空比大于0且小
于50％。
[0012]在其中一些实施方式中，时钟信号的占空比为40％。
[0013]第二方面，本申请提供一种显示面板，该显示面板包括上述至少一实施方式中的栅极驱动电路。
[0014]本申请提供的栅极驱动电路及显示面板，通过电连接下拉模块的控制端与第N+X级扫描线或者第N+X级级联线，电连接上拉控制模块的控制端与第N
‑
X+n级扫描线或者第N
‑
X+n级级联线，下拉模块的控制端、上拉控制模块的控制端可以接入非对称信号，相较于上拉控制模块的控制端电连接第N
‑
X级级联线，第N
‑
X+n级扫描线或者第N
‑
X+n级级联线中传输的脉冲到来的更晚，能够在上拉节点的电位被耦合到最高之前维持稳定。
附图说明
[0015]下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
[0016]图1为相关技术中栅极驱动电路的结构示意图。
[0017]图2为本申请实施例提供的栅极驱动电路的结构示意图。
[0018]图3为相关技术中栅极驱动电路的时序示意图。
[0019]图4为相关技术中栅极驱动电路的时序对比示意图。
具体实施方式
[0020]下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0021]此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量，由此限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征，在本专利技术的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
[0022]图1为相关技术中栅极驱动电路的结构示意图，该栅极驱动电路包括多个级联的栅极驱动单元，其中，第N级栅极驱动单元中晶体管T11(上拉控制模块)的栅极(控制端)电连接第N
‑
X级级联线，晶体管T41(下拉单元)的栅极(控制端)电连接第N+X级扫描线。其中，第N
‑
X级级联线中的信号源于第N
‑
X级栅极驱动单元，第N+X级扫描线中的信号源于第N+X级栅极驱动单元，第N
‑
X级栅极驱动单元、第N+X级栅极驱动单元是关于第N级栅极驱动单元对称的，第N
‑
X级级联线、第N+X级扫描线是关于第N级扫描线对称的。然而，这种对称结构容易导致上拉节点Q的中间电位出现维持不足的现象，如图3中上拉节点Q的波形所示，在中间电位出现的凹陷。
[0023]这会影响扫描信号的输出要求，降低了信赖性，进而降低了显示面板的显示效果，影响视觉体验。
[0024]有鉴于上述提及的上拉节点Q的电位维持不足的技术问题，本实施例提供了一种栅极驱动电路，如图2所示，该栅极驱动电路包括多个级联的栅极驱动单元，其中，第N级栅
极驱动单元包括上拉模块200、下拉模块300以及上拉控制模块100，上拉模块200的控制端与上拉节点Q电连接，上拉模块200的输入端与时钟线电连接，上拉模块200的第一输出端与第N级级联线电连接，上拉模块200的第二输出端与第N级扫描线电连接；下拉模块300的一端与上拉节点Q电连接，下拉模块300的另一端与低电位线电连接，下拉模块300的控制端与第N+X级扫描线或者第N+X级级联线电连接；上拉控制模块100的一端与上拉节点Q电连接，上拉控制模块100的另一端与传输线电连接，上拉控制模块100的控制端与第N
‑
X+n级扫描线或者第N
‑
X+n级级联线电连接，其中，n为正整数。
[0025]可以理解的是，本实施例提供的栅极驱动电路，通过电连接下拉模块300的控制端与第N+X级扫描线或者第N+X级级联线，电连接上拉本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种栅极驱动电路，其特征在于，所述栅极驱动电路包括多个级联的栅极驱动单元，其中，第N级栅极驱动单元包括：上拉模块，所述上拉模块的控制端与上拉节点电连接，所述上拉模块的输入端与时钟线电连接，所述上拉模块的第一输出端与第N级级联线电连接，所述上拉模块的第二输出端与第N级扫描线电连接；下拉模块，所述下拉模块的一端与所述上拉节点电连接，所述下拉模块的另一端与低电位线电连接，所述下拉模块的控制端与第N+X级扫描线或者第N+X级级联线电连接；上拉控制模块，所述上拉控制模块的一端与所述上拉节点电连接，所述上拉控制模块的另一端与传输线电连接，所述上拉控制模块的控制端与第N
‑
X+n级扫描线或者第N
‑
X+n级级联线电连接，其中，n为正整数。2.根据权利要求1所述的栅极驱动电路，其特征在于，所述传输线为第N
‑
X+n级扫描线或者第N
‑
X+n级级联线。3.根据权利要求1所述的栅极驱动电路，其特征在于，所述上拉控制模块包括上拉控制晶体管，所述上拉控制晶体管的源极或者漏极中的一个与所述上拉节点电连接，所述上拉控制晶体管的源极或者漏极中的另一个与所述传输线电连接，所述上拉控制晶体管的栅极与第N
‑
X+n级扫描线或者第N
‑
X+n级级联线电连接。4.根据权利要求...

【专利技术属性】
技术研发人员：杨泽林，王旭，何孝金，
申请(专利权)人：TCL华星光电技术有限公司，
类型：发明
国别省市：