本发明专利技术公开基于高阻硅工艺级联T型零点结构的紧凑型带通滤波器。在基于IPD技术高阻硅工艺的基础上，设计了一个基于高阻硅工艺级联T型零点结构的紧凑型带通滤波器，是基于传统滤波器的基础上级联了一种可以产生可控宽频带高抑制传输零点的T型零点结构，提升了滤波器的高频处的阻带宽度和抑制性能。此外，所采用的电感均为正八边形线宽渐变的形式，这种形式的电感相对于普通电感损耗更低，性能更好。本发明专利技术IPD带通滤波器工作于3.3GHz～4.2GHz频段，通过采取IPD技术高阻硅工艺达到面积紧凑的效果，相比未级联T型零点结构的传统滤波器在高频处具有更宽的阻带和更好的带外抑制。在高频处具有更宽的阻带和更好的带外抑制。在高频处具有更宽的阻带和更好的带外抑制。
【技术实现步骤摘要】
基于高阻硅工艺级联T型零点结构的紧凑型带通滤波器
[0001]本专利技术属于射频/微波/滤波器
，尤其涉及一种基于高阻硅工艺级联T型零点结构的紧凑型带通滤波器。
技术介绍
[0002]随着人类社会不断发展，对于通讯技术的需求也不断提升。在任意一个通讯设备中都有一整套的射频前端系统用于收发信号，在射频系统的接收端，天线负责接收空中传来的电磁波信号并将其传输给滤波器，滤波器将信号中的干扰成分滤除并将剩余有用的信号传输给低噪声放大器。由此可见滤波器的性能对于抑制系统杂散信号、防止外来干扰并提升系统的稳定性有着重要的作用。一般来说，人们希望滤波器工作频段内的信号能无损耗的通过，阻带内的信号全部滤除，因此这就要求滤波器的电压传输系数从通带过渡到阻带间时能急剧下降，也即拥有较高的滚降系数。为提高滤波器的滚降系数，射频工程师们最常用的设计方法是在滤波器中添加可在通带附近可生成传输零点的结构，如在滤波器输入端口前或在输出端口后串联并联LC谐振器或者并联串联LC谐振器，在滤波器中增加缺陷地(Defect Ground Structure)结构，通过相位差引入交叉耦合等等。以上的方法虽然都能在相应的频段生成传输零点，但都有各自的不足，如LC谐振器产生的传输零点频带宽度不够，不能在一个足够宽的频段上抑制杂散信号，缺陷地结构不能在低频段引入传输零点，交叉耦合技术引入的传输零点不好控制等等。
[0003]本专利技术在基于IPD技术高阻硅工艺的基础上，设计了一个基于高阻硅工艺级联T型零点结构的紧凑型带通滤波器，是基于传统滤波器的基础上级联了一种可以产生可控宽频带高抑制传输零点的T型零点结构，提升了滤波器的阻带宽度和抑制性能。此外，本专利技术所采用的电感均为正八边形线宽渐变的形式，这种形式的电感相对于普通电感损耗更低，性能更好。所设计的IPD带通滤波器工作于3.3GHz～4.2GHz频段，通过采取IPD技术高阻硅工艺达到面积紧凑的效果，相比未级联T型零点结构的传统滤波器在高频处具有更宽的阻带和更好的带外抑制。
技术实现思路
[0004]本专利技术的目的在于针对现有技术的不足，提出一种基于高阻硅工艺级联T型零点结构的紧凑型带通滤波器。提供了一种可产生可控宽频带高抑制传输零点的T型零点结构并将其级联在传统滤波器之后，显著提升了滤波器高频段的带外抑制。为了降低插损，所有电感均采用正八边形线宽渐变的形式。级联的T型零点结构的具有较宽的抑制带宽和抑制深度。该T型零点结构以常规的并联LC谐振器为基础，在并联LC谐振器的电容两端各并联一个较小的电容，两个较小电容通过一个小电感连接到地。所设计的IPD滤波器相比未级联T型零点结构的传统滤波器高频处带外抑制更高，整体结构紧凑，易于小型化和集成。
[0005]本专利技术采用的技术方案如下：
[0006]基于高阻硅工艺级联T型零点结构的紧凑型带通滤波器，包括介质层(0)以及介质
层(0)上形成的可生成传输零点的集总型电路结构；
[0007]所述集总型电路结构的外围设有一个地(0_2)；信号输入端口(1_2)位于带通滤波器整体结构除地(0_2)以外的最左侧；信号输出端口(2_2)位于带通滤波器整体结构除地(0_2)以外的最右侧；第一电容(3_2)、第二电容(4_2)和第三电容(5_2)并联构成第一大电容(25_2)；第四电容(6_2)、第五电容(7_2)、第六电容(8_2)、第七电容(9_2)、第八电容(10_2)、第九电容(11_2)并联构成第二大电容(26_2)；第十电容(12_2)、第十一电容(13_2)和第十二电容(14_2)并联构成第三大电容(27_2)；第十三电容(15_2)、第十四电容(16_2)、第十五电容(17_2)并联构成第四大电容(28_2)；第十六电容(18_2)、第十七电容(19_2)串联构成第一小电容(29_2)；第十九电容(21_2)、第二十电容(22_2)串联构成第二小电容(30_2)；第二十一电容(23_2)、第二十二电容(24_2)串联构成第三小电容(31_2)；
[0008]通过传输线，信号输入端口(1_2)与第一大电容(25_2)的输入端相连接；通过传输线将第一大电容(25_2)的输出端、第二大电容(26_2)的输入端和第一电感(35_2)的输入端相连接；通过传输线将第一电感(35_2)的输出端、第三大电容(27_2)的输入端相连接；通过传输线将第三大电容(27_2)的输出端与地(0_2)相连接；通过传输线将第二大电容(26_2)的输出端、第四大电容(28_2)的输入端和第一小电容(29_2)的输入端相连接；通过传输线将第一小电容(29_2)的输入端与地(0_2)相连接；通过传输线将第四大电容(28_2)的输出端与第二电感(32_2)的输入端相连接；通过传输线将第二电感(32_2)的输出端与第三电感(33_2)的输入端、第二小电容(30_2)的输入端和第十八电容(20_2)的输入端相连接；通过传输线将第十八电容(20_2)的输出端、第三小电容(31_2)的输入端、第三电感(33_2)的输出端和信号输出端口(2_2)相连接；通过传输线将第二小电容(30_2)的输出端、第三小电容(31_2)的输出端和第四电感(34_2)的输入端相连接；通过传输线将第四电感(34_2)的输出端与地(0_0)相连接。
[0009]由第一大电容(25_2)、第二大电容(26_2)、第三大电容(27_2)、第一电感(35_2)组成可生成传输零点的三阶高通滤波器；第四大电容(28_2)和第二电感(32_2)串联构成LC谐振器；第二小电容(30_2)、第三小电容(31_2)、第十八电容(20_2)、第三电感(33_2)和第四电感(34_2)组成可生成可控宽带高抑制传输零点的T型集总结构。第十八电容(20_2)并联于可生成传输零点的三阶高通滤波器和LC谐振器之间到地(0_2)；上边带带外传输零点调谐元件和下边带带外宽频带高抑制传输零点调谐元件构成带外传输零点调谐元件；上边带传输零点由可生成传输零点的三阶高通滤波器生成，调谐第三大电容(27_2)和第一电感(35_2)可控制该传输零点所处频段；下边带宽带高抑制传输零点由T型零点结构生成，调谐第二小电容(30_2)、第三小电容(31_2)、第十八电容(20_2)、第三电感(33_2)和第四电感(34_2)可以控制该零点的中心频率、宽度和深度，或使该零以沿中心频率为中点分裂成两个频段较窄抑制较浅的传输零点。
[0010]作为优选，所述介质层(0_0)采用多层结构，从下往上依次包括高阻硅衬底(1_0)、第一氧化物介质层(2_0)、第二氧化物介质层(3_0)、硅酸乙酯介质层(4_0)、第三氧化物介质层(5_0)、第一氮化硅介质层(6_0)、第四氧化物介质层(7_0)、第二氮化硅介质层(8_0)、第五氧化物介质层(9_0)、第三氮化硅介质层(10_0)、第六氧化物介质层(11_0)、第四氮化硅介质层(12_0)、第七氧化物介质层(13_0)、第八氧化物介质层(14_0)、第五氮化硅介质层(15_0)。
[0011]作为优选，信号输入端口本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.基于高阻硅工艺级联T型零点结构的紧凑型带通滤波器，工作于3.3GHz～4.2GHz频段，其特征在于所述滤波器包括：介质层(0)以及介质层(0)上形成的可生成传输零点的集总型电路结构；所述集总型电路结构的外围设有一个地(0_2)；信号输入端口(1_2)位于带通滤波器整体结构除地(0_2)以外的一端；信号输出端口(2_2)位于带通滤波器整体结构除地(0_2)以外的另一端；第一电容(3_2)、第二电容(4_2)和第三电容(5_2)并联构成第一大电容(25_2)；第四电容(6_2)、第五电容(7_2)、第六电容(8_2)、第七电容(9_2)、第八电容(10_2)、第九电容(11_2)并联构成第二大电容(26_2)；第十电容(12_2)、第十一电容(13_2)和第十二电容(14_2)并联构成第三大电容(27_2)；第十三电容(15_2)、第十四电容(16_2)、第十五电容(17_2)并联构成第四大电容(28_2)；第十六电容(18_2)、第十七电容(19_2)串联构成第一小电容(29_2)；第十九电容(21_2)、第二十电容(22_2)串联构成第二小电容(30_2)；第二十一电容(23_2)、第二十二电容(24_2)串联构成第三小电容(31_2)；通过传输线，信号输入端口(1_2)与第一大电容(25_2)的输入端相连接；通过传输线将第一大电容(25_2)的输出端、第二大电容(26_2)的输入端和第一电感(35_2)的输入端相连接；通过传输线将第一电感(35_2)的输出端、第三大电容(27_2)的输入端相连接；通过传输线将第三大电容(27_2)的输出端与地(0_2)相连接；通过传输线将第二大电容(26_2)的输出端、第四大电容(28_2)的输入端和第一小电容(29_2)的输入端相连接；通过传输线将第一小电容(29_2)的输入端与地(0_2)相连接；通过传输线将第四大电容(28_2)的输出端与第二电感(32_2)的输入端相连接；通过传输线将第二电感(32_2)的输出端与第三电感(33_2)的输入端、第二小电容(30_2)的输入端和第十八电容(20_2)的输入端相连接；通过传输线将第十八电容(20_2)的输出端、第三小电容(31_2)的输入端、第三电感(33_2)的输出端和信号输出端口(2_2)相连接；通过传输线将第二小电容(30_2)的输出端、第三小电容(31_2)的输出端和第四电感(34_2)的输入端相连接；通过传输线将第四电感(34_2)的输出端与地(0_0)相连接；由第一大电容(25_2)、第二大电容(26_2)、第三大电容(27_2)、第一电感(35_2)组成可生成传输零点的三阶高通滤波器；第四大电容(28_2)和第二电感(32_2)串联构成LC谐振器；第二小电容(30_2)、第三小电容(31_2)、第十八电容(20_2)、第三电感(33_2)和第四电感(34_2)组成可生成可控宽带高抑制传输零点的T型集总结构。第十八电容(20_2)并联于可生成传输零点的三阶高通滤波器和LC谐振器之间到地(0_2)；上边带带外传输零点调谐元件和下边带带外宽频带高抑制传输零点调谐元件构成带外传输零点调谐元件；上边带传输零点由可生成传输零点的三阶高通滤波器生成，调谐第三大电容(27_2)和第一电感(35_2)可控制该传输零点所处频段；下边带宽带高抑制传输零点由T型零点结构生成，调谐第二小电容(30_2)、第三小电容(31_2)、第十八电容(20_2)、第三电感(33_2)和第四电感(34_2)控制该零点的中心频率、宽度和深度，或使该零以沿中心频率为中点分裂成两个频段较窄抑制较浅的传输零点。2.根据权利要求1所述滤波器，其特征在于，所述介质层(0_0)采用多层结构，从下往上依次包括高阻硅衬底(1_0)、第一氧化物介质层(2_0)、第二氧化物介质层(3_0)、硅酸乙酯介质层(4_0)、第三氧化物介质层(...
【专利技术属性】
技术研发人员：曹宇晗，袁博，王高峰，
申请(专利权)人：杭州电子科技大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。