一种新型显示电路制造技术

本实用新型专利技术提供了一种新型显示电路，所述电路包括有复数个GIP电路单元，每一GIP电路单元的Q点分别连接有晶体管J，晶体管J的栅极连接有图示讯号SW_Q，晶体管J的漏极连接VGL。本实用新型专利技术通过增加图示讯号SW_Q的晶体管，在进入Blanking阶段时，图示讯号SW_Q拉高，将Q点的电荷释放，使T4关闭，避免出现重影等错充现象。避免出现重影等错充现象。避免出现重影等错充现象。

【技术实现步骤摘要】
一种新型显示电路


[0001]本技术涉及显示面板
，特别指一种新型显示电路。

技术介绍

[0002]液晶显示面板的显示是通过控制面内像素TFT来完成的，具体是通过横向的栅极信号(Gate)控制TFT的开与关和纵向的源极信号(Source)写入想要显示的资料。其中栅极信号的产生由面板两侧的栅极驱动电路产生，简称GIP(Gate InPanel)驱动电路。
[0003]图1为常见的7T2C GIP电路，FW、BW为电压信号，CK、CKB为时钟信号，G(n
‑
4)、G(n+4)、G(n)为级传信号，T1、T2、T4和T7为TFT器件，C2为电容，VGL为低电平。T1、T7、T4和C2连接于Q点。
[0004]图1所示的7T2C GIP电路，在P检点灯(即cell玻璃测试)时需求点灯AGO画面(GIP all high)后，容易导致电荷残留在Q点中。在点灯时T4器件无法关闭。而T4器件无法关闭会导致Gn随着CK作动，也就会导致面板显示区出现数据错充的情况，这种错充现象称为重影现象。

技术实现思路

[0005]本技术要解决的技术问题，在于提供一种新型显示电路，能够用于释放Q点电荷，从而避免因为Q点电荷残留造成面板显示重影的问题。
[0006]第一方面，本技术提供了一种新型显示电路，包括有复数个GIP电路单元，每一所述GIP电路单元的Q点分别连接有一个晶体管J，所述Q点与晶体管J的源极连接，所述晶体管J的栅极连接有图示讯号SW_Q，所述晶体管J的漏极连接VGL。
>[0007]进一步的，所述晶体管J为TFT晶体管。
[0008]进一步的，所述晶体管J设置在面板的上边框或下边框。
[0009]进一步的，所述GIP电路单元包括有G(n
‑
4)、G(n+4)、G(n)、电容C2和TFT晶体管，所述TFT晶体管包括T1、T2、T4和T7，所述T1的栅极与G(n
‑
4)连接，所述T1的源极与FW连接，所述T7的栅极与G(n+4)连接，所述T7的源极与BW连接，所述T1的漏极和T7的漏极共同与T2的栅极连接，所述T2的源极与VGL连接，所述T2的漏极与稳压电路连接，所述稳压电路与第一时钟信号CK、第二时钟信号CKB和VGL连接，所述T1、T7和稳压电路连接于Q点，所述T4的栅极与Q点连接，所述T4的源极与稳压电路连接，所述T4的漏极与第一时钟信号CK连接，所述电容C2的一端与Q点连接，所述电容C2的另一端与G(n)连接。
[0010]第二方面，本技术提供了一种新型显示电路的驱动方法，
[0011]在t1阶段，STV保持高电平，CK、CKB、RST和SW_Q保持低电平；
[0012]在t2阶段，第一状态的CK高电平CKB低电平与第二状态的CK低电平CKB高电平循环交替，STV、RST和SW_Q保持低电平；
[0013]在t3阶段，RST和CKB保持高电平，STV、CK和SW_Q保持低电平；
[0014]在t4阶段，图示讯号SW_Q拉高，STV、CK和CKB、RST保持低电平。
[0015]本技术的优点在于：本技术通过增加图示讯号SW_Q的晶体管，在进入Blanking阶段时，图示讯号SW_Q拉高，将Q点的电荷释放，使T4关闭，避免出现重影等错充现象。
附图说明
[0016]下面参照附图结合实施例对本技术作进一步的说明。
[0017]图1是现有技术的显示电路结构图；
[0018]图2是本技术的显示电路结构示意图；
[0019]图3是本技术面板的结构示意图；
[0020]图4是本技术一种新型显示电路的驱动时序示意图。
具体实施方式
[0021]本技术的新型显示电路是基于如图1所示的传统显示电路基础上的改进。
[0022]在传统的显示电路中，在P检点灯时需求点灯AGO画面(GIP all high)后，容易导致电荷残留在Q点中，故在点灯时T4器件无法关闭。而T4器件无法关闭会导致Gn随着CK作动，也就会导致面板显示区出现数据错充的情况，这种错充现象称为重影现象。
[0023]为此，本技术提出了一种新型显示电路及驱动方法，总体设计思路如下：
[0024]将面板的GIP的Q点拉出至面板的上边框1或下边框2，如图3所示，可放置在上边框1处或者下边框2处；再增加SW_Q的TFT，并搭配如图4所示的时序图，用于释放Q点电荷，从而避免出现重影等错充现象。
[0025]实施例一
[0026]如图2所示，本技术的一种新型显示电路，包括有复数个GIP电路单元，每一所述GIP电路单元的Q点(即图2中的Q1～Qn)分别连接有一个晶体管J，所述Q点与晶体管J的源极连接，所述晶体管J的栅极连接有图示讯号SW_Q，图示讯号SW_Q由外部的芯片提供，所述晶体管J的漏极连接VGL。
[0027]具体的，所述晶体管J为TFT晶体管。
[0028]具体的，所述晶体管J设置在面板的上边框1或下边框2。
[0029]具体的，所述GIP电路单元包括有G(n
‑
4)、G(n+4)、G(n)、电容C2和TFT晶体管，所述TFT晶体管包括T1、T2、T4和T7，所述T1的栅极与G(n
‑
4)连接，所述T1的源极与FW连接，所述T7的栅极与G(n+4)连接，所述T7的源极与BW连接，所述T1的漏极和T7的漏极共同与T2的栅极连接，所述T2的源极与VGL连接，所述T2的漏极与稳压电路连接，所述稳压电路与第一时钟信号CK、第二时钟信号CKB和VGL连接，所述T1、T7和稳压电路连接于Q点，所述T4的栅极与Q点连接，所述T4的源极与稳压电路连接，所述T4的漏极与第一时钟信号CK连接，所述电容C2的一端与Q点连接，所述电容C2的另一端与G(n)连接。在第一至第四个GIP电路单元中的G(n
‑
4)接STV，G(n+4)依次为G(5)、G(6)、G(7)和G(8)，而第n个GIP电路单元中的G(n+4)接RST。
[0030]实施例二
[0031]如图4，本技术的一种新型显示电路的驱动方法，基于实施例一中的新型显示电路，所述方法包括如下步骤：
[0032]在t1阶段，STV保持高电平，CK、CKB、RST和SW_Q保持低电平；在t2阶段，第一状态的CK高电平CKB低电平与第二状态的CK低电平CKB高电平循环交替，STV、RST和SW_Q保持低电平；
[0033]在t3阶段，RST和CKB保持高电平，STV、CK和SW_Q保持低电平；
[0034]在t4阶段，图示讯号SW_Q拉高，STV、CK和CKB、RST保持低电平。
[0035]本技术的使用工作过程如下：在1个frame内，t1至t3阶段为GIP的正常动作，此时，图示讯号SW_Q保持VGL的准位，各个晶体管J处于关态；
[0本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种新型显示电路，包括有复数个GIP电路单元，其特征在于：每一所述GIP电路单元的Q点分别连接有一晶体管J，所述晶体管J的栅极连接有图示讯号SW_Q，所述晶体管J的漏极连接VGL。2.如权利要求1所述的一种新型显示电路，其特征在于：所述晶体管J为TFT晶体管。3.如权利要求1所述的一种新型显示电路，其特征在于：所述晶体管J设置在面板的上边框或下边框。4.如权利要求1所述的一种新型显示电路，其特征在于：所述GIP电路单元包括有G(n
‑
4)、G(n+4)、G(n)、电容C2和TFT晶体管，所述TFT晶体管包括T1...

【专利技术属性】
技术研发人员：郑剑花，
申请(专利权)人：华映科技集团股份有限公司，
类型：新型
国别省市：