乐音信号产生装置、乐音信号产生方法和存储介质制造方法及图纸

使用全通滤波器进行良好处理的乐音信号产生装置、方法和存储介质。设定产生对应于指定音高的延迟的第1延迟器，将其前级的延迟器设定为第0延迟器，将其后级的延迟器设定为第2延迟器，使至少三个小数部延迟块分别与第1、第0和第2延迟器连接，在根据指定音高的变化而将第0和第2延迟器中的某一方设新的第1延迟器，并且将新的第1延迟器的前级的延迟器设定为新的第0延迟器，将新的第1延迟器的后级的延迟器设定为新的第2延迟器的情况下，使第0和第2延迟器中的某一方继续与小数部延迟块连接，并且将新的第0和新的第2延迟器中的至少某一方，改为与除了连接于新的第1延迟器的小数部延迟块以外的小数部延迟块中的至少某一方连接。以外的小数部延迟块中的至少某一方连接。以外的小数部延迟块中的至少某一方连接。

【技术实现步骤摘要】
乐音信号产生装置、乐音信号产生方法和存储介质
[0001]相关申请的引用
[0002]本申请要求以2021年9月21日申请的日本专利申请第2021
‑
153006号，以及2022年6月17日申请的日本专利申请第2022
‑
98190号为基础的优先权，本申请引用该基础申请的全部内容。


[0003]本公开涉及乐音信号产生装置、乐音信号产生方法和存储介质。

技术介绍

[0004]构成波导建模(wave guide modeling)音源的延迟器的数量是整数，并且是离散的。因此，为了决定严格的频率，需要实现比相当于延迟器的数量的整数更细致的小数的延迟长度的技术。
[0005]作为在宽的频带中连续地实现小数的延迟长度的现有技术，例如在日本特开平6
‑
348277号公报中，已知在延迟器最终级的前面插入全通滤波器的技术。在该技术中，实现了下述乐音信号合成装置，该乐音信号合成装置包括：第1全通滤波器APF1；第2全通滤波器APF2；可变连接单元，将第1以及第2全通滤波器与选择了延迟元件的不同级连接；控制单元，在第1以及第2全通滤波器的输出中，控制全通滤波器以及可变连接单元，使得延迟时间相等；以及加权相加单元，对第1以及第2全通滤波器的输出进行加权相加。在该现有技术中，通过使用全通滤波器，能够防止高频带中的振幅的降低。此外，在该现有技术中，通过两个全通滤波器的加权相加生成小数的延迟长度，由此，在如弯音(pitch bend)时等那样音高频率随时间变化、随着时间经过而切换波导建模音源中的整数的延迟长度那样的时候，要抑制全通滤波器的系数在0.0与1.0之间不连续地过渡而引起的噪声的产生。

技术实现思路

[0006]专利技术要解决的问题
[0007]但是，在上述的现有技术中，需要使两个全通滤波器始终以延迟时间相等的方式动作，并且对两个全通滤波器的输出进行加权相加。因此，在两个全通滤波器运算中始终执行将滤波器系数各乘以两次的运算，并且还需要加权相加中的乘法运算，每一个样本总计需要至少6次乘法运算。这样，在使用乘法运算次数多的波导建模音源的技术，例如同时发出256复音(polyphonic)的乐音的情况(例如钢琴的建模音源的情况)下，每一个样本总计需要例如至少6次
×
256复音＝1，536次的乘法运算，存在整体上用于乐音生成的运算量变多的课题。
[0008]因此，本公开的优点之一在于以较少的运算量生成乐音。
[0009]解决问题的手段
[0010]实施方式的一例的乐音信号产生装置具备：延迟线，具备多个延迟器，所述多个延迟器级联连接，分别使所输入的信号以第1延迟长度延迟；至少三个小数部延迟块，分别通
过与所述多个延迟器中的某一个延迟器对应地连接，使所输入的信号以长度为所述第1延迟长度以下的第2延迟长度延迟；以及至少一个处理器，将所述多个延迟器中的任意一个设定为产生对应于指定音高的延迟的第1延迟器，将所述多个延迟器中的所述第1延迟器的前级的延迟器设定为第0延迟器，将所述多个延迟器中的所述第1延迟器的后级的延迟器设定为第2延迟器，所述至少一个处理器，使所述至少三个小数部延迟块分别与所述第1延迟器、所述第0延迟器和所述第2延迟器连接，在根据所述指定音高的变化而将所连接的所述第0延迟器和所连接的所述第2延迟器中的某一方设定为新的第1延迟器，并且将所述新的第1延迟器的前级的延迟器设定为新的第0延迟器，将所述新的第1延迟器的后级的延迟器设定为新的第2延迟器的情况下，使所连接的所述第0延迟器和所连接的所述第2延迟器中的某一方继续与所述小数部延迟块连接，并且将所述新的第0延迟器和所述新的第2延迟器中的至少某一方，改为与除了连接于所述新的第1延迟器的所述小数部延迟块以外的所述小数部延迟块中的至少某一方连接。
[0011]专利技术的效果
[0012]根据本公开，能够以少的运算量生成乐音。
附图说明
[0013]图1是表示本公开的乐音信号产生装置的实施方式的硬件例的框图。
[0014]图2是表示DSP或波导模型电路实现的功能例的框图。
[0015]图3是表示波导模型运算部的块结构例的图。
[0016]图4是表示三组APF向延迟线(delay line)的一个连接例的图。
[0017]图5是实施方式中的运算负荷的削减效果的说明图。
[0018]图6是表示延迟长度的整数部即延迟器数k增加时的三组APF向延迟线的连接的变化的图。
[0019]图7是滤波器系数的连续控制方法的说明图。
[0020]图8是表示延迟长度的整数部即延迟器数k减少时的三组APF向延迟线的连接的变化的图。
[0021]图9是表示弯音控制处理的例子的流程图(其1)。
[0022]图10是表示弯音控制处理的例子的流程图(其2)。
[0023]图11是表示波导模型运算部的其他实施方式的图。
具体实施方式
[0024]以下，将参照附图详细说明用于实施本公开的方式。电子设备具备乐音信号产生装置100、未图示的演奏操作件、以及扬声器。如果电子设备是电子钢琴等的键盘，则演奏操作件相当于键盘，如果电子设备是电子管乐器，则演奏操作件相当于吹口。图1是表示本公开的乐音信号产生装置100的实施方式的硬件例的框图。乐音信号产生装置100具备至少一个作为处理器的CPU(central processing unit：中央运算处理装置)101、ROM(只读存储器)102、RAM(随机存取存储器)103、DSP(数字信号处理器)或波导模型电路104、弯音传感器110和与其输出连接的ADC(模拟数字转换器)106、音量传感器109和对其进行检测的ADC或数字输入端口105、音高指定开关111和与其输出连接的数字输入端口107、DAC(数字模拟转
换器)/放大器108以及系统总线112。CPU101、ROM102、RAM103、DSP或波导模型电路104、ADC106、ADC或数字输入端口105、数字输入端口107、DAC/放大器108分别通过系统总线112相互连接。在此，音量传感器109和音高指定开关111可以是同一部件。例如，如果乐音信号产生装置100是电子钢琴，则对已弹奏键盘的情况进行感测的开关既是音高传感器，也是音量传感器。
[0025]在本实施例中，作为通过软件实现本公开的实施方式，说明使用CPU101、DSP104的例子。然而，CPU101可以起到DSP104的作用。另外，DSP104的功能也可以由硬件的波导模型电路104实现。图2是表示DSP或波导模型电路104实现的功能例的框图。
[0026]作为控制电路的波导模型控制部201接收从图1的音高指定开关111输入的音高信息203(例如，如果是电子钢琴则为键盘的音符编号)、以及从图1的弯音传感器110送来的弯曲(bend)信息(音高(pitch)变化量)204作为输入信号，计算与应发音的频率f对应的波导模型的延迟长度本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种乐音信号产生装置，其中，具备：延迟线，具备多个延迟器，所述多个延迟器级联连接，分别使所输入的信号以第1延迟长度延迟；至少三个小数部延迟块，分别通过与所述多个延迟器中的某一个延迟器对应地连接，使所输入的信号以长度为所述第1延迟长度以下的第2延迟长度延迟；以及至少一个处理器，将所述多个延迟器中的任意一个设定为产生对应于指定音高的延迟的第1延迟器，将所述多个延迟器中的所述第1延迟器的前级的延迟器设定为第0延迟器，将所述多个延迟器中的所述第1延迟器的后级的延迟器设定为第2延迟器，所述至少一个处理器，使所述至少三个小数部延迟块分别与所述第1延迟器、所述第0延迟器和所述第2延迟器连接，在根据所述指定音高的变化而将所连接的所述第0延迟器和所连接的所述第2延迟器中的某一方设定为新的第1延迟器，并且将所述新的第1延迟器的前级的延迟器设定为新的第0延迟器，将所述新的第1延迟器的后级的延迟器设定为新的第2延迟器的情况下，使所连接的所述第0延迟器和所连接的所述第2延迟器中的某一方继续与所述小数部延迟块连接，并且将所述新的第0延迟器和所述新的第2延迟器中的至少某一方，改为与除了连接于所述新的第1延迟器的所述小数部延迟块以外的所述小数部延迟块中的至少某一方连接。2.根据权利要求1所述的乐音信号产生装置，其中，所述至少三个小数部延迟块与分别对应于所述小数部延迟块的所述延迟器一起作为全通滤波器块进行动作。3.根据权利要求2所述的乐音信号产生装置，其中，所述至少一个处理器，对作为对应于所述第1延迟器的所述小数部延迟块的所述全通滤波器块，设定与所述第2延迟长度对应的滤波器系数，所述第2延迟长度是对应于所述指定音高的延迟长度的小数部，对作为对应于所述第0延迟器的所述小数部延迟块的所述全通滤波器块以及作为对应于所述第2延迟器的所述小数部延迟块的所述全通滤波器块，分别设定与值1及值0的所述第2延迟长度对应的值0及值1的滤波器系数，将作为对应于所述第1延迟器的所述小数部延迟块的所述全通滤波器块的输出，作为乐音信号及向所述延迟线的所述输入的反馈信号而输出。4.根据权利要求1至3中任一项所述的乐音信号产生装置，其中，所述至少一个处理器，还具备包络发生器电路，所述包络发生器电路为，在将所述延迟长度的小数部设为时，在所述第1延迟器是第偶数个或第奇数个的延迟器的情况下，将通过由(1)式的运算式表示的运算计算出的系数g设定为与对应于所述指定音高的延迟长度的小数部即所述第2延迟长度对应的滤波器系数，
在所述第1延迟器是第奇数个或第偶数个的延迟器的情况下，将使用通过由(2)式的运算式表示的运算计算出的系数g所计算出的系数(1
‑
g)设定为所述滤波器系数，将所述延迟长度的小数部作为输入，将进行由所述(1)式或(2)式的运算式表示的变化的系数g作为包络值输出。5.根据权利要求1至4中任一项所述的乐音信号产生装置，其中，所述第0延迟器的两端连接的所述小数部延迟块执行将所述第0延迟器的输出原样输出的运算，所述第2延迟器的两端连接的所述小数部延迟块执行如下运算：代替乘以对应于与值0的所述第2延迟长度对应的值1的滤波器系数的值1或值
‑
1的各乘法运算，而将所述乘法运算中的输入值原样或改变符号地作为所述各乘法运算中的输出值输出。6.一种电子设备，其中，具备：权利要求1至5中任一项所述的乐音信号产生装置；以及操作件。7.一种乐音信号产生方法，其中，将至少三个小数部延迟块分别与第1延迟器、第0延迟器和第2延迟器连接，所述至少三个小数部延迟块通过与具备多个延迟器的延迟线中的某一个延迟器分别对应地连接，从而使所输入的信号以长度为第1延迟长度以下的第2延迟长度延迟，所述延迟线所具备的所述多个延迟器级联连接，分别使所输入的信号以所述第1延迟长度延迟，所述第1延迟器是所述多个延迟器中的产生对应于指定音高的延迟的所述延迟器，所述第0延迟器是所述多个延迟器中的对应于所述第1延迟器的前级的所述延迟器，所述第2延迟器是所述多个延迟器中的对应于所述第1延迟器的后级的所述延迟器，在根据所述指定音高的变化而将所连接的所述第0延迟器和所连接的所述第2延迟器中的某一方设定为新的第1延迟器，并且将所述新的第1延迟器的前级的延迟器设定为新的第0延迟器，将所述新的第1延迟器的后级的延迟器设定为新的第2延迟器的情况下，使所连接的所述第0延迟器和所连接的所述第2延迟器中的某一方继续与所述小数部延迟块连接，并且将所述新的第0延迟器和所述新的第2延迟器中的至少某一方，改为与除了连接于所述新的第1延迟器的所述小数部延迟块以外的所述小数部延迟块中的至少某一方连接。8.根据权利要求7所述的乐音信号产生方法，其中，使所述至少三个小数部延迟块与分别对应于所述小数部延迟块的所述延迟器一起作为全通滤波器块进行动作。9.根据权利要求8所述的乐音信号产生方法，其中，对作为对应于所述第1延迟器的所述小数部延...

【专利技术属性】
技术研发人员：春日一贵，
申请(专利权)人：卡西欧计算机株式会社，
类型：发明
国别省市：