高静态电流控制制造技术

提供了电路(300)。在一些示例中，该电路包括具有耦合在一起的栅极和漏极的第一晶体管(336)和耦合到第一晶体管(336)的漏极的电流源(334)。第二晶体管(308)具有耦合到第一晶体管(336)的源极的漏极。第三晶体管(338)的栅极耦合到第一晶体管(336)的栅极。第四晶体管(310)的漏极耦合到第三晶体管(338)的源极，并且第四晶体管(310)的栅极耦合到第二晶体管(308)的栅极。在一些示例中，第三晶体管(338)被配置成基于输出电压(318)限制第三晶体管(338)和第四晶体管(310)之间的第一电流(326)。(326)。(326)。

【技术实现步骤摘要】
【国外来华专利技术】高静态电流控制

技术介绍

[0001]存在几种不同类别的放大器，包括A类、B类和AB类(或“A/B”)。A类放大器通过保持单个有源元件(诸如晶体管)在输入波形的整个360
°
周期内通电来再现整个输入信号。结果，A类放大器可能具有高功耗。
[0002]B类放大器使用两个有源元件，诸如两个晶体管。每个晶体管在180
°
的输入波形中导通。例如，第一晶体管在输入波形的0
°
到180
°
时导通，在输入波形的181
°
到360
°
时关闭。然后，第二晶体管将在输入波形的0
°
到180
°
时关闭，并且在输入波形的181
°
到360
°
时导通。也就是说，一个输出晶体管用作电流源，而另一个输出晶体管用作电流吸收器。这种配置可以称为“推挽式”配置，因为输出级的第一支路将电流“推动”到负载或向负载提供电流，而输出级的第二支路从负载“拉动”或吸收电流。B类放大器的功耗低于A类放大器，但B类放大器可能由于一个输出晶体管的开启与另一个输出晶体管的关闭不匹配而容易受到交越失真的影响。
[0003]AB类放大器结合了A类和B类放大器的特性。AB类放大器通过像B类放大器一样使用两个晶体管来避免A类放大器的高功耗。为避免交越失真，AB类放大器将两个晶体管偏置为轻微导通，即使在没有输入信号时也是如此。这种小的偏置布置确保两个晶体管在输入波形的非常小的部分期间同时导通超过输入周期的50％，但小于100％。
[0004]低压AB类运算放大器(Op
‑
Amp)可以包括电流反馈回路以促进AB类控制。电流反馈基于来自输出晶体管的电流，并且为了确定电流量，可以使用感测来自相应输出晶体管的电流的晶体管(有时称为“测量晶体管”)。这些感测电流的感测晶体管可以以在运算放大器中形成电流感测支路的方式耦合。
[0005]当输出晶体管在线性范围之外工作时，这可能导致电流感测支路中的电流增加到远远超过典型值，即使在无负载情况下也是如此。这是因为运算放大器电流反馈回路在线性范围之外变得功能失调。在具有N
‑
MOS和P
‑
MOS晶体管的运算放大器中，电流反馈回路可以与运算放大器的N
‑
MOS晶体管或P
‑
MOS晶体管相关联。
[0006]当电流反馈回路与运算放大器的N
‑
MOS晶体管相关联时，随着输出共模接近接地，高静态电流出现在运算放大器的感测支路中。发生这种情况是因为当放大器输出接近地时，运算放大器的增益较低，并且一个或多个输出晶体管的栅极上的电压接近正供电轨。这会导致运算放大器中感测支路中的电流变高。
[0007]当电流反馈回路与运算放大器的P
‑
MOS晶体管相关联时，随着输出共模接近正供电轨，高静态电流出现在运算放大器的感测支路中。发生这种情况是因为当放大器输出接近正供电轨时，运算放大器的增益较低，并且一个或多个输出晶体管的栅极上的电压接近地。这会导致运算放大器感测支路中的电流变高。
[0008]例如，低压AB类运算放大器中的电流感测支路中的高电流是低效的，并且它会产生过多的热量。这些缺点在使用大量运算放大器的应用中被放大。

技术实现思路

[0009]在一些示例中，当运算放大器的输出接近或处于供电/接地轨时，提供电路以限制用于AB类运算放大器的电流反馈回路的电流感测支路上的静态电流。当运算放大器的输出接近或处于供电/接地轨时，与一个或多个输出晶体管相关联的电流感测支路可能会变高。晶体管可用于基于运算放大器的输出电压限制感测支路中的电流。为此，电压钳可以偏置限流晶体管，并且电压钳可以基于电压钳耦合到的输出电压来调整对限流晶体管的偏置。
[0010]在一些示例中，提供了一种电路，该电路包括具有耦合在一起的栅极和漏极的第一晶体管。该电路还包括耦合到第一晶体管的漏极的电流源。该电路进一步包括具有耦合到第一晶体管的源极的漏极的第二晶体管。该电路还包括第三晶体管，第三晶体管的栅极耦合到第一晶体管的栅极。该电路还包括第四晶体管，第四晶体管具有耦合到第三晶体管的源极的漏极，并且第四晶体管的栅极耦合到第二晶体管的栅极。
[0011]在一些示例中，电子设备包括电流源。该电子设备还包括耦合到电流源和输出电压的第一晶体管。该电子设备还包括耦合到第一晶体管的第二晶体管。电子设备还包括耦合到第一晶体管的第三晶体管，其中第一晶体管被配置成基于输出电压和电流源偏置第三晶体管。电子设备还包括耦合到第二晶体管的第四晶体管，并且第四晶体管与第三晶体管串联耦合，其中第三晶体管被配置成基于输出电压限制第三晶体管和第四晶体管之间的第一电流。
[0012]在一些示例中，放大器包括配置成接收输入电压信号并提供驱动信号的输入级。放大器还包括配置成接收驱动信号并响应于偏置信号和驱动信号提供放大信号的放大器级。放大器还包括配置成接收放大信号并提供输出电压的输出级。放大器还包括耦合到放大器级和输出级的控制电路，该控制电路配置成向放大器级提供偏置信号。控制电路包括电流源。控制电路还包括耦合到电流源的电压传感器，该电压传感器配置成感测输出电压。控制电路还包括耦合到电压传感器的电流限制器，该电流限制器配置成基于输出电压限制第一电流。
附图说明
[0013]从以下详细描述和附图可以理解本专利技术的特征。
[0014]图1是根据本专利技术的一些方面的AB类运算放大器的框图。
[0015]图2是低压AB类运算放大器的控制电路和输出级的电路图，其中反馈回路在放大器级的N
‑
MOS侧。
[0016]图3是根据本专利技术的一些方面的低压AB类运算放大器的控制电路和输出级的电路图，其中反馈回路在放大器级的N
‑
MOS侧。
[0017]图4是反馈回路在放大器级的P
‑
MOS侧的低压AB类运算放大器的控制电路和输出级的电路图。
[0018]图5是根据本专利技术的一些方面的低压AB类运算放大器的控制电路和输出级的电路图，其中反馈回路在放大器级的P
‑
MOS侧。
具体实施方式
[0019]下面参照附图对具体实施例进行详细说明。应当理解的是，这些示例并不旨在限
制，并且除非另有说明，否则任何特定示例都不需要特征。
[0020]本专利技术的实施例可以实现为电路、集成电路或其他合适的配置。本专利技术可以单独实现或与运算放大器集成实现。例如，运算放大器可以是集成电路，本专利技术可以结合在运算放大器的集成电路中以改进运算放大器。
[0021]当然，这些优点仅是示例，并不要求任何特定实施例具有优点。参照以下附图描述本专利技术的示例。
[0022]图1是根据本专利技术的一些方面的示例AB类运算放大器100的框图。AB类运算放大器100可以包括配置成接收输入102的输入级104。输入102(Vin)可本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种电路，其包括：第一晶体管，其具有耦合在一起的栅极和漏极；电流源，其耦合到所述第一晶体管的所述漏极；第二晶体管，其具有耦合到所述第一晶体管的源极的漏极；第三晶体管，其具有耦合到所述第一晶体管的所述栅极的栅极；以及第四晶体管，其具有耦合到所述第三晶体管的源极的漏极，并且所述第四晶体管的栅极耦合到所述第二晶体管的栅极。2.根据权利要求1所述的电路，其中：所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管包括N
‑
MOS晶体管。3.根据权利要求1所述的电路，其中：所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管包括P
‑
MOS晶体管。4.根据权利要求2所述的电路，其中：所述电流源耦合到电压源。5.根据权利要求3所述的电路，其中：所述电流源耦合到地。6.根据权利要求1所述的电路，进一步包括：第五晶体管，其具有耦合到所述第二晶体管的所述漏极的漏极。7.根据权利要求6所述的电路，进一步包括：电流选择器，其耦合到所述第五晶体管和所述第三晶体管，其中所述电流选择器包括三个晶体管。8.根据权利要求7所述的电路，进一步包括：第六晶体管，其具有耦合到所述电流选择器的漏极。9.一种电子设备，其包括：电流源；第一晶体管，其耦合到所述电流源和输出电压；第二晶体管，其耦合到所述第一晶体管；第三晶体管，其耦合到所述第一晶体管，其中所述第一晶体管被配置成基于所述输出电压和所述电流源来偏置所述第三晶体管；以及第四晶体管，其耦合到所述第二晶体管，且所述第四晶体管与所述第三晶体管串联耦合，其中所述第三晶体管被配置成基于所述输出电压限制所述第三晶体管与所述第四晶体管之间的第一电流。10.根据权利要求9所述的电子设备，其中：所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管包括N
‑
MOS晶体管。11.根据权利要求9所述的电子设备，其中：所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管包括P
‑
MOS晶体管。
12.根据权利要求9所述的电子设备，进一步包括：第五晶体管；电流选择器，其与所述第三...

【专利技术属性】
技术研发人员：N，
申请(专利权)人：德克萨斯仪器股份有限公司，
类型：发明
国别省市：